文档介绍：该【现场可编程门阵列FPGA器 】是由【相惜】上传分享，文档一共【19】页，该文档可以免费在线阅读，需要了解更多关于【现场可编程门阵列FPGA器 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。 现场可编程门阵列〔FPGA〕 可配置逻辑模块〔CLB〕 可编程I/O模块〔IOB〕 可编程内部互连资源〔ICR〕 ×101003603200XC4003H300010×101002003200XC4003E300010×101003603200XC40101000020×20400112012800XC40252500032×321024256032768XC4025E2500032×321024256032768XC4044EX4400040×401600384051200XC4062XL6200048×482304637673728表8-4- 概述FPGA一般是可配置逻辑模块CLB(ConfigutableLogicBlocks)、输入/输出模块IOB(Input/OutputBlocks)和互连资源ICR(InterconnectCapitalResource)及一个用于存放编程数据的静态存储器SRAM组成。不同公司的FPGA器件根本结构、性能不尽相同。.图8-4-1XC4000系列FPGA根本结构CLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLB可编程开关矩阵可编程输入/ FPGA器件根本结构IOB提供内部逻辑阵列与外部引出线之间的编程接口;ICR经编程实现CLB与CLB以及CLB与IOB之间的互连。. 可配置逻辑模块〔CLB〕每个CLB由两个触发器、两个独立的4输入组合逻辑函数发生器〔F、G〕和由数据选择器组成的内部控制电路构成。CLB有13个输入和4个输出,输入与输出可与CLB周围的互连资源相连,如图8-4-3所示。两个组合逻辑函数发生器F和G为查找表结构。其工作原理类似于用ROM实现多种逻辑函数,F和G的输入等效于ROM的地址码,通过查找ROM中的地址表,即可得到相应的组合逻辑函数输出。图8-4-3CLB与互连资源互连关系开关 矩阵开关 矩阵开关 矩阵开关 -4-4CLB的配置F'/G'F/G4变量 输入(a)F'/G'F/G5变量 输入输出(b)H'HF'F9变量 输入输出(c)H'HG'G输出每个组合逻辑函数发生器的输出可以是4变量的任意组合逻辑函数。第三个组合逻辑函数发生器H,可以完成3输入〔F'、G'和外部输入H1〕的任意组合逻辑函数。将F、G和H编程组合配置,一个CLB可以完成任意两个独立4变量或任意一个5变量逻辑函数;或任意一个4变量逻辑函数加上一些5变量逻辑函数;甚至一些9变量逻辑函数。.图8-4-5函数发生器作为RAM使用的框图WEDinG'GG1G2G3G4地址线 A0~A3WEDinF'FF1F2F3F4地址线 A0~A3&≥1M&≥1MG写控制F写控制M●WED1/A4D0ECC1C2C3C4MM配量存储器的一位F和G组合逻辑函数发生器还可以作为器件内高速RAM或小的可读/写存储器使用,由工作方式字编程控制。当工作方式字设置存储功能有效时,作为内部存储器使用。将WE、D1/A4、D0和EC〔不用〕接入到CLB,作为存储器的写使能、数据信号或地址信号。F1~F4和G1~G4相当于地址输入信号,以选择存储器中的特定存储单元。.图8-4-6XC4000的IOB结构C11DQ触发器C11DQ触发 锁存器延时摆率 控制上拉/下 拉电阻VCC输出 缓冲器输入 缓冲器OE输出输出 时钟I1I2输入 时钟I/ 可编程I/O模块〔IOB〕XC4000IOB由输入触发器、输入缓冲器和输出触发/锁存器、输出缓冲器组成,每个IOB控制一个外部引出端。.通过编程,可以将IOB作为输入或输出接口使用。 IOB还具有可编程电压摆率控制,可配置系统到达低噪声或高速度设计。电压摆率加快,能使系统传输延迟短,工作速度提高,但同时会在系统中引入较大的噪声。因此,对系统中速度起关键作用的输出应选用较快的电压摆率;对噪声要求较严的系统,应折中考虑,选择比较适当的电压摆率,以抑制系统噪声。 输入和输出触发器有各自的时钟输入信号,通过编程可选择上升沿触发或下降沿触发。. 可编程内部互连资源〔ICR〕ICR由纵横分布在CLB阵列之间的金属线网络和位于纵横线交叉点上的可编程开关矩阵组成。XC4000系列使用的是分层连线资源结构,根据应用的不同,ICR一般提供3种连接结构,即通用单/双长线连接、长线连接和全局连接。,任意两点间的连接都要通过开关矩阵。它提供了相邻CLB之间的快速互连和复杂互连的灵活性,但传输信号每通过一个可编程开关矩阵,就增加一次时延。因此,FPGA内部时延与器件结构和逻辑布线有关,它的信号传输时延不可确定。.图8-4-7通用单/双长线连接结构F4C4G4YQYG3C3F3G2C2F2XQG1C1KF1X开关 矩阵开关 矩阵开关 矩阵开关 矩阵CLBCLBCLBCLB开关矩阵(a)(b)CLB通用单长线连接结构通用单长线相邻的通用单长线通用双长线连接结构通用双长线通用双长线可连接两个非相邻的CLB.