文档介绍：高速 PCB 设计中的串扰分析与控制
串扰解决方案
信号之间由于电磁场的相互祸合而产生的不期望的噪声电压信号称为信号串扰。串扰超出一定的值将可
能引发电路误动作从而导致系统无法正常工作。解决串扰问题问题可以从以下几个方面考虑:
通常在器件选型的时候,在满足设计规范的同时尽量选择慢速的器件,并且避免不同种类的信号混合
使用,因为快速变换的信号对慢变换的信号有潜在的串扰危险。
为高速信号提供包地是解决串扰问题的一个有效途径。然而,包地会导致布线量增加,使原本有限的布
线区域更加拥挤。另外,地线屏蔽要达到预期目的,地线上接地点间距很关键,一般小于信号变化沿长度
的两倍。同时地线也会增大信号的分布电容,使传输线阻抗增大,信号沿变缓。
c、合理设置层和布线
合理设置布线层和布线间距,减小并行信号长度,缩短信号层与平面层的间距,增大信号线间距,减小
并行信号线长度(在关键长度范围内),这些措施都可以有效减小串扰。
为不同速率的信号设置不同的布线层,并合理设置平面层,也是解决串扰的好方法。
如果传输线近端或远端终端阻抗与传输线阻抗匹配,也可以大大减小串扰的幅度。串扰分析的目的
是为了在 PCB 实现中迅速地发现、定位和解决串扰问题。一般的仿真工具与环境中仿真分析与 PCB 布线环
境互相独立,布线结束后进行串扰分析,得到串扰分析报告,推导出新的布线规则并且重新布线,再分析
修正,这样设计的反复比较多。
通过仿真分析可以看到,实际的串扰结果都不相同,并且差距很大。因此,一个好的工具应该不仅能
够分析串扰,并且能够应用串扰规则进行布线。另外,一般的布线工具仅限于物理规则驱动,对控制串扰
的布线只能通过设定线宽和线间距,以及最大并行走线长度等物理规则来约束。采用信号完整性分析和设
计工具集 ICX 可以支持真正意义上的电气规则驱动布线,其仿真分析和布线在一个环境下完成,在仿真时
可以设定电气规则和物理规则,在布线的同时自动计算过冲、串扰等信号完整性要素,并根据计算的结果
自动修正布线。这样的布线速度快,而且真正符合实际的电气性能要求。
串扰控制的信号完整性设计
高速 PCB 设计规则通常分两种:物理规则和电气规则。所谓物理规则是指设计工程师指定基于物理尺
寸的某些设计规则,比如线宽为 4Mi1,线与线之间的间距为 4Mi1,平行走线长度为 4Mi1 等。而电气规则
是指有关电特性或者电性能方面的设计规则,如布线延时控制在 Ins 到 2ns 之间,某一个 PCB 线上的串扰
总量小于 70mV 等等.
定义清楚了物理规则和电气规则就可以进一步探讨高速布线器。目前市场上基于物理规则(物理规则驱
动)的高速布线器有 AutoActive RE T 布线器、B1azeRouter 布线器和 Router Editor 布线器,实际
上这些布线器都是物理规则驱动的自动布线器,也就是说这些布线器只能够自动满足设计工程师指定的物
理尺寸方面的要求,而并不能够直接受高速电气的物理尺寸方面的要求,而并不能够直接受高速电气规则
所驱动。
电气规则直接驱动的高速布线器对于确保高速设计信号完整性来说非常重要,设计工程师总是最先得到
电气规则而且设计规范也是电气规则,换句话说我们的设计最终必须满足的是电气规则而不是物理规则,
最终的物理设计实现满足设计的电气规则要求才是最本质的。物理规则仅仅是元器件厂商或者是设计工程
师自己对电气规则作的一种转换,我们总是期望这种转换是对等的,是一一对应的。而实际情况并非如此。
以采用 LVDS 芯片来完成高速率(高达 )、长距离(长达 loom)的数据传输为例,由于 LVDS
技术的信号摆幅是 3500,那么通常的设计规范总是要求信号线上总的串扰值应该小于等于信号摆幅的 20%,
也就是串扰的总量最大 350mV X20%=700,这就是电气规则,其中 20%的百分比取决于 LVDS 的噪声容限,
可以从参考手册上获得。
对于 IS_Synthesizer 来说,设计工程师只要指定该 LVDS 信号线上的串扰值大小,布线时就能够自动调整
和细化来确保满足电性能方面的要求,在布线过程中会自动考虑周围所有信号线对该 LVDS 信号的影响。而
对基于物理规则驱动的布线器来说,首先需要进行一些假想的分析和考虑,设计工程师总是认为信号之间
的串扰仅仅取决于平行信号之间并行走线的长度,所以可以在高速电路设计的前端环境中做一些假想的分
析,比如可以假定并行走线的长度是 ,然后分析它们之间的串