文档介绍：课程设计报告
课程名称: 专业课程设计
系部: 电气与信息工程学院
专业班级:
学生姓名:
学生学号:
指导教师:
完成时间: 2011年6月22日
报告成绩:
评阅意见:
评阅教师日期
目录
3
二、设计目的: 3
: 3
3
4
3 数字滤波器的类型和设计指标 5
5
6
1. 窗函数设计的基本思想和常用窗函数 6
2十六阶FIR低通数字滤波器硬件电路设计 8
11
1. 用程序设计法对FIR 滤波器的仿真 12
2. 用窗函数设计法对FIR滤波器的仿真 13
3. 滤波器的FPGA实现及仿真: 17
24
24
基于Matlab和FPGA
的FIR数字滤波器的设计
数字滤波器是数字信号处理的一个重要的技术分支。利用它可以在形形色色的信号中提取所需要的信号,抑制不需要的干扰或噪声。数字滤波器根据其单位冲激响应函数的时域特性分为两种:无限长冲激响应(IIR)滤波器和有限长冲激响应(nR)滤波器。IIR滤波器保留了模拟滤波器较好的幅度特性,设计简单有效。但这些特性是以牺牲相位特性为代价而获得的,然而现在许多数据传输、图像处理系统都越来越多的要求系统具有线性相位特性“1。在这方面,FIR滤波器具有独特的优点,它可以保持严格的线性相位特性,因此越来越受到广泛的重视。
FIR滤波器的设计方法有许多中,如窗函数设计法、频率取样法和最优化设计法等等。而而随着MATLAB 软件尤其是MATLAB 的信号处理工具箱和Simulink仿真工具的不断完善,不仅数字滤波器的计算机辅助设计有了可能,而且还可以使设计法达到最优化。
。
( FieldProgrammable Gate Array)的综合应用。
。
1. FIR滤波器简介
根据冲激响应的时域特性, 数字滤波器可分为无限长冲激响应滤波器( IIR) 和有限长冲激响应滤波器( FIR) 。相比于IIR滤波器,FIR 的突出优点是:
(1).具有精确的线性相位
(2).总是稳定的
(3).硬件容易实现
(4).滤波器的过渡过程具有有限区间
但其在满足同样阻带衰减的情况下需要的阶数较高。滤波器的阶数越高, 占用的运算时间越多, 因此在满足指标要求的情况下应尽量减少滤波器的阶数。
FIR 滤波器的基本结构可以理解为一个分节的延时线, 把每一节的输出加权累加, 可得到滤波器的输出。FIR 滤波器的冲激响应h (n) 是有限长的, 数学上M阶FIR滤波器可以表示为:
其系统函数为:
由于FIR滤波器的单位冲激响应h(n)是一个有限长序列,系统函数H(Z)是Z-1的(N-1)次多项式,它在Z平面有(N-1)个零点,同时在原点有(N-1)阶重极点。因此,H(Z)永远稳定。
2. FPGA简介
自20世纪70年代初期可编程只读存贮器( PROM)问世以来, PLD有了长足的发展。早期的可编程逻辑器件只有编程只读存贮器( ( PROM ) 、紫外线可擦除只读存贮器( EPROM)和电可擦除只读存贮器( EEPROM)三种。由于受结构的限制, 它们只能完成简单的数字逻辑。70年代中期出现了可编程逻辑阵列PLA, 70年代末期出现了可编程阵列逻辑PAL, 80年代中期又推出了通用阵列逻辑GAL, 这些PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能, 但其过于简单的结构也使它们只能实现规模较小的电路。为了弥补这一缺陷, 近几年又推出了与PAL 结构类似的标准门阵列可编程逻辑器件———FPGA ( FieldProgrammable Gate Array) 。它具有体系结构和逻辑单元灵活、集成度高以及适用范围广等特点。这种器件兼容了PLD和通用门阵列的优点, 可实现较大规模的电路, 编程也很灵活。与门阵列等其它ASIC相比, 它又具有设计开发周期短、设计制造成本低、开发先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。因而被广泛应用于产品的原型设计和产品生产(一般在5000件以下)之中。几乎在所有应用门阵列、PLD和中小规模通用数字集成电路
的场合均可应用FPGA器件。
这里利用FPGA 来实现FIR 数字滤波器, 事实证明,达到了预期效果。
3. 数字滤波器的类型和设计指标
数字滤波是由乘法器、加法器和单位延时器