文档介绍：毕业设计(论文)
题目: 基于FPGA的开放式CPU设计
专业: 计算机科学与技术
学生姓名:
班级学号:
指导教师:
指导单位:

摘要
随着制造商对性能、功能、成本日益苛刻的要求, 通用的CPU硬核已无法完全满足其产品要求,动态CPU的开发已经越来越重要。本文基于现代EDA 技术,
参照动态CPU核--NIOS处理器,在FPGA 上完成了32 位RISC 结构CPU的设计及实现,并进行了相关仿真验证。
本论文首先根据CPU功能及架构设计了指令集并进行微体系结构设计,采用取指(IF)、译码(ID)、执行(EX)、访存(MEM)和写回(WB) 5级流水线数据通路, 设计了数据通路上的各功能模块,并采用Verilog HDL语言实现各功能模块。之后将各个模块整合成CPU 整机,在Quartus II环境中进行仿真验证,最后将电路文件下载到硬件平台上进行功能验证,结果表明了所设计CPU 的正确性及有效性。
关键词:电子设计自动化;现场可编程门阵列;精简指令集计算机;流水线
ABSTRACT
With the manufacturer's increasingly hash requirements of performance, functionality and costs, general CPU hard-core has been unable to fully meet the demands of their products. Dynamic CPU development has e more and more important. In this thesis, referring to dynamic CPU core--the NIOS processor, we achieve the design and implementation of 32-bit RISC CPU on the FPGA on the basis of EDA technology, and make the relevant simulation.
First of all, we design the instruction set according to the function and the architecture of the CPU, then by using IF, ID, EX, MEM and WB 5-stage pipeline data path we achieve the design of micro-architecture based on instruction set and design the modules achieved by Verilog HDL language on each data path. After that, we integrate all the CPU modules into one CPU and simulate in Quartus II. Finally, the document will be downloaded to the hardware circuitry to verify the function. The results show the validity of the design.
Key words:EDA;FPGA;RISC;Pipeline
目录
第一章课题背景 1
处理器的发展现状 1
动态CPU的发展过程及前景 2
基于EDA的计算机自动化设计背景 2
第二章 CPU的整体设计描述 4
4
CPU设计的一般步骤 4
CPU的功能 5
CPU的基本组成 5
CPU的部件逻辑结构 6
开发工具介绍 7
第三章 CPU详细设计及其实现 8
指令系统设计 8
指令格式的确定 8
指令寻址方式的确定 9
指令系统的确定 9
运算器设计及实现 11
运算器的基本功能 11
运算器的基本组成与结构 11
运算器的内部总线确定 12
ALU的相关指令 13
运算器的代码编写及实现 14
控制器的设计及实现 16
控制器的基本功能 16
控制器的基本组成 16
控制器的硬件实现方法 17
微程序控制基本原理及步骤 18
微地址及微指令编码 18