文档介绍：第15章低频数字相位测量仪的 设计与分析
系统设计要求
系统设计方案
主要VHDL源程序和汇编语言程序
系统仿真/硬件验证
设计技巧分析
系统扩展思路
系统设计要求
设计并制作一个低频数字相位测量仪,其设计要求如下:
(1) 频率范围:20 Hz~20 kHz。
(2) 相位测量仪的输入阻抗≥100 kΩ。
(3) 允许两路输入正弦信号峰-峰值可分别在1~5 V范围内变化。
(4) 相位测量绝对误差≤2。
(5) 具有频率测量及数字显示功能。
(6) 相位差数字显示:相位读数为0~,。
系统设计方案
总体设计方案
根据系统的设计要求,本系统可分为三大基本组成部分:数据采集电路、数据运算控制电路和数据显示电路。考虑到FPGA/CPLD具有集成度高,I/O资源丰富,稳定可靠,可现场在线编程等优点,而单片机具有很好的人机接口和运算控制功能,本系统拟用FPGA/CPLD和单片机相结合,构成整个系统的测控主体。
系统原理框图
信号整形电路的设计
最简单的信号整形电路就是一个单门限电压比较器(),当输入信号每通过一次零时触发器的输出就要产生一次突然的变化。当输入正弦波时,每过一次零,比较器的输出端将产生一次电压跳变,它的正负向幅度均受到供电电源的限制,因此输出电压波形是具有正负极性的方波,这样就完成了电压波形的整形工作。
采用单门限触发器的整形电路
为了避免过零点多次触发的现象,我们使用施密特触发器组成的整形电路。施密特触发器在单门限电压比较器的基础上引入了正反馈网络。由于正反馈的作用,它的门限电压随着输出电压Uo的变化而改变,因此提高了抗干扰能力。本系统中我们使用两个施密特触发器对两路信号进行整形,。
采用施密特触发器的整形电路
FPGA数据采集电路的设计
FPGA数据采集电路的功能就是实现将待测正弦信号的周期、相位差转变为19位的数字量。FPGA数据采集的硬件电路我们可采用FPGA下载板来实现,该下载板包含FPGA芯片、下载电路和配置存储器,其电路结构可参见对应的FPGA下载板说明书。本电路主要是进行FPGA的硬件描述语言(HDL)程序设计。