文档介绍：第卷第期
12 8 新特器件应用
2010年8月 Aug. 2010
doi:.1563-
基于PCI总线模块的多通道串行
数据采集系统设计
秦珍
(西安电子科技大学, 陕西西安 710071)
摘要: 给出了一种基于FPGA实现的PCI总线的多通道同/异步串行数据采集系统的硬件及软
件设计方案, 同时重点介绍了利用Altera公司的PCI兆核函数来实现PCI接口的具体方法。
关键词: PCI总线; PCI_T32; 设备驱动程序; WinDriver; 中断
寄存器有供应商代码寄存器用于
0 引言: (Vendor ID)
标明设备制造商设备代码寄存器
), (Device ID)
目前市面上有多种数据采集卡但其应用都用于指明特定的设备它由供应商分配版本
, ( , ),
具有一定的局限性不可能完全满足用户的需识别寄存器首部类型
, (Revision ID) , (Header
求本文介绍的数据采集卡可应用于某视频图像寄存器和类别寄存器以上五
。 Type) (Class Code)。
采集系统中数据源发送多路同步串行数据然个寄存器均可用于总线上设备的识别另外
, , PCI 。,
后经过数据采集卡传入上位机用以进行后续分首部区中还有两种必须实现的寄存器其中命令
:
析上位机向外写控制字并转换后以异步串行方寄存器用于存放命令而设备状态寄存器则
。 PCI ,
式输出用以控制视频图像的采集本系统将用于记录的状态信息
, 。 PCI 。
接口逻辑和其他用户逻辑集成于一片
PCI FPGA 操作系统在启动时应判断系统中有多少存储
中因而大大节省了资源便于进行串口扩展及器以及设备需要多少地址空间然后建立
, , 、 I/O ,
其他功能的添加性能良好用途广泛统一的地址映射关系这时的设备需要用到
, , 。, PCI
基地址寄存器另外若要实现中断还必须设
总线。, ,
1 PCI 置中断引脚寄存器和中断线
(Interrupt Pin) (In-
总线是一种高性能的局部总线具有寄存器
PCI , 32 terrupt Line) 。
位可升级到位的独立于的总线结构工
64 、 CPU 。 PCI总线的中断机制
作频率为最高传送速度可达
33/66 MHz, 132 MB/s 总线的硬件中断方式分为边沿触发和电
位或位 PCI
(32 、 33 MHz) 528 MB/s (64 、 66 MHz)。平触发设备为低电平触发
总线定义了存储器空间, PCI (level-sensitive)。
PCI Memory ( ) 、 I/O 总线上有条中断请求信号线
输入输出空间和配置空间种地址空间并具 PCI 4 : INTA#、
( / ) 3 , 中断引脚寄存器的值
有两种工作模式其中主模式下的设备具有 INTB#、 INTC#、 INTD#,
: PCI 分别对应条中断线单功能设备只
总线控制权可以实现传输而被主设备控 01H~04H 4 , PCI
, DMA ; 能使用此外使用了中断引脚的