文档介绍：该【数电实验-时序逻辑电路实验 】是由【青山代下】上传分享，文档一共【12】页，该文档可以免费在线阅读，需要了解更多关于【数电实验-时序逻辑电路实验 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:..数字电路与逻辑设计实验实验报告3一、实验名称时序逻辑电路实验二、,、实验仪器设备及器件1、PC微机一台2、实验板DDA-IIIA型一块(主芯片Cyclone(EP2C5T144C8N))3、QUARTUS配套软件四、,用以表示逻辑状态“1和“0”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存贮器件,是构成各种时序电路的最基本逻辑单元。,移位寄存器不但可以用来寄存代码,还可以用来实现数据的串行并行转换等,既能左移又能右移的称为双向移位寄存器,只需改变左右移的控制信号便可实现双向移位要求。,它不仅可用来计脉冲数,还常用作数字系统的定时分频和执行数字运算以及其它特定的逻辑功能。计数器的种类很多按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步计:..数器和异步计数器。根据计数制的不同,分为二进制计数器十进制计数器和任意进制计数器五、实验内容步骤及结果:..(含具体内容步骤、实验电路图、实验代码、实验数据、实验仿真波形及实验结论等)(一),加入74112双JK触发器(上升沿触发),,验证JK触发器的逻辑功能,:..VHDL设计D触发器验证D触发器逻辑功能(上升沿触发)(1)新建VHDL代码,保存为d_chufaqilibraryieee;;entityd_chufaqiisport(Clk:inSTD_LOGIC;d:inSTD_LOGIC;qb:outSTD_LOGIC;q:outSTD_LOGIC);endd_chufaqi;architectured_chufaqi_archofd_chufaqiisbeginprocess(Clk,d)beginif(Clk='1'andClk'event)thenq<=d;qb<=notd;endif;endprocess;endd_chufaqi_arch;(2)编译(3)新建波形仿真文件(4)编译运行:..;;;ENTITYRS_clkISPORT(s,r:INstd_logic;q,not_q:outstd_logic);ENDRS_clk;ARCHITECTURERS_clk_archOFRS_clkISsignalq1,nq1:std_logic;BEGINprocess(r,s)beginif(s='0'andr='1')thenq1<='0';nq1<='1';elsif(s='1'andr='0')thenq1<='1';nq1<='0';elsif(s='1'andr='1')thenq1<='X';nq1<='X';elsif(s='0'andr='0')thenq1<=q1;nq1<=nq1;endif;endprocess;q<=q1;not_q<=nq1;ENDRS_clk_arch;:..编译新建波形仿真文件编译运行(二),加入74194芯片,将全部输入和输出接出,将SL和QA相连SR和QD相连,实现四位循环。CLRN为置零端。S0为1时右移,S1为1时左移,S0S1都为1时送数,都为0时保持。:..(三),加入2片74194芯片。:..(四)(文件名vhdlb)输入以下代码:libraryieee;;entityvhdlbisport(clr,s0,s1,clk:instd_logic;p:instd_logic_vector(7downto0);q:outstd_logic_vector(7downto0));endvhdlb;architecturebehavofvhdlbissignalqs:std_logic_vector(7downto0);beginprocess(clr,s0,s1,clk)isbeginif(clr='0')thenelsif(clk'eventandclk='1')thenif(s1='1')and(s0='1')then:..qs<=p;elsif(s1='0')and(s0='1')thenqs(7)<=qs(0);qs(6downto0)<=qs(7downto1);elsif(s1='1')and(s0='0')thenqs(0)<=qs(7);qs(7downto1)<=qs(6downto0);endif;endif;q<=qs;endprocess;endbehav;,。:..设计完成百进制可逆计数器,画出原理图,,加入74LS192组成两位十进制可逆计数器),:..设计完成六进制加法计数器,画出原理图,,加入74LS192组成六进制可逆计数器)。:..总结实验过程中遇到的问题及解决的方法,或者自己对本实验的想法与独到的见解、,可以将引脚分组,,