文档介绍：该【结构4总线和存储器结构 】是由【相惜】上传分享，文档一共【22】页，该文档可以免费在线阅读，需要了解更多关于【结构4总线和存储器结构 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。第2章数字信号处理器结构1、处理器〔根本结构〕2、指令控制单元与流水线3、处理单元与数据通道4、存储器结构5、Cache、VLIW结构、SIMD结构、中断机制、片上通用外设结构BIT/TI1精选课件1、总线和存储器访问需求经典的FIR抽头延迟滤波器的乘法累加指令MAC对存储器的访问读取指令读取采样数据读取滤波器系数把数据写入存储器〔下一抽头延迟线位置〕BIT/TI2精选课件2、冯诺曼结构和哈佛结构BIT/TI3精选课件2、冯诺曼结构和哈佛结构冯诺曼结构只有一个存储器空间,它通过一套总线〔包括数据总线和地址总线〕与处理器内核相连接,程序和数据存放在同一存储空间。总线带宽低哈佛结构指令存储空间和程序存储空间别离,采用两套独立的总线,一套连接程序存储器和处理器内核,另一套连接数据存储器和处理器内核改进哈佛结构把存储空间分成3个独立空间现代DSPs为了方便用户,片外存储器使用冯诺曼结构,但片内存储器充分地利用哈佛结构BIT/TI4精选课件3、、片上存储器类型片上ROM/flash、SARAM、B0块DARAM可作为程序存储器SARAM、B0~B2块DARAM可作为数据存储器SARAM是单访问存储器,在一个指令周期CPU只能对其进行1次访问DARAM是双访问存储器,在一个指令周期CPU只能对其进行2次访问。BIT/TI6精选课件5、C3x总线和片上存储器结构三块独立的片上存储器BIT/TI7精选课件6、C6000存储器结构C62xxDSPs片内集成了大容量存储器分为程序区间和数据区间两个独立的局部程序区间可以作为普通SRAM映射到存储空间,也可以作为高速缓存〔cache〕使用;数据区间通过两套总线与处理器内核相连,在一个指令周期内不同Bank的数据存储器可同时被各访问一次。C62xx处理器在一个指令周期内最多可对片内存储器进行3次访问。C62xx处理器对存储器的管理和数据传输是由专门的控制器来完成的,BIT/TI8精选课件6、C6000程序存储器结构程序存储器结构BIT/TI9精选课件6、C6000数据存储器结构数据存储器结构BIT/TI10精选课件