文档介绍：Diva验证工具使用说明:
按照排出所需的掩模版图,然后就可以在Cadence环境下用Virtuoso这个工具来进行版图编辑。版图编辑要根据一定的设计规则来进行,也就是要通过DRC(Design Rule Checker)检查。编辑好的版图通过了设计规则的检查后,有可能还有错误,这些错误不是由于违反了设计规则,而是可能与实际线路图不一致。版图中少连了一根铝线这样的小毛病对整个芯片来说是致命的,所以编辑好的版图还要通过LVS(Layout Versus Schematic)验证。同时,编辑好的版图通过寄生参数提取程序来提取出电路的寄生参数,电路仿真程序可以调用这个数据来进行后模拟。下面的框图可以更好的理解这个流程。
图 1 IC后端工作流程
验证工具有很多,我们采用的是Cadence环境下的验证工具集DIVA,下面介绍DIVA验证文件的编辑和验证工具的应用。
DIVA是Cadence软件中的验证工具集,用它可以找出并纠正设计中的错误。Diva可以处理物理版图和准备好的电气数据,从而进行版图和线路图的对查(LVS)。用Diva可以在设计的时期就进行检查,尽早发现错误并互动地把错误显示出来,有利于及时发现错误所在,易于纠正。
DIVA工具集包括以下部分:
设计规则检查(iDRC)
版图寄生参数提取(iLPE)
寄生电阻提取(iPRE)
电气规则检查(iERC)
版图与线路图比较程序(iLVS)
Diva的各个组件之间是互相联系的,有时候一个组件的执行要依赖另一个组件先执行。例如:要执行LVS就先要执行DRC等。在Cadence系统中,poser中,在这两各环境中都可以激活Diva。要运行Diva前,还要准备好规则验证的文件。可以把这个文件放在任何目录下,这些规则文件的写法下面专门会进行说明,也会给出例子。这些文件有各自的默认名称,如:,。。
规则文件的编写
设计规则检查文件编写
下面结合TOP223工艺的设计规则,来简介diva规则文件的基本语法。
3uN阱硅栅高压BICMOS设计规则(部分)
设计规则
n阱
n阱的最小宽度
10u
阱与阱的最小间距
13u
p-
p-最小宽度
3u
p-之间的最小间距
4u
p-到n阱的最小间距(outside nwell)
2u
p-到n阱的最小间距(inside nwell)
1u
有源区
有源区的最小宽度
3u
有源区之间的最小间距
3u
p有源区到N阱的最小间距(outside nwell)
7u
n有源区到N阱的最小间距(outside nwell)
7u
p有源区到N阱的最小间距(inside nwell)
2u
n有源区到N阱的最小间距(inside nwell)
6u
DP
DP的最小宽度
6u
DP到n阱的最小间距
2u
DP到集电区的最小间距
4u
DP到发射区的最小间距
2u
多晶硅
poly的最小宽度(作连线或电阻)
3u
poly之间的最小间距
3u
在场区上露头
2u
场区上多晶至有源区
2u
有源区内多晶至有源区边界
p+
p+最小宽度
3u
p+之间的最小间距
2u
n+
n+最小宽度
3u
n+之间的最小间距
2u
接触孔
接触孔的最小宽度
4u
接触孔之间的最小间距
2u
有源区包接触孔
多晶硅内引线孔至有源区
有源区内引线孔至多晶硅
多晶硅盖引线孔
Al
铝条最小宽度
4u
铝条之间最小间距
2u
铝包孔
压点
压点最小宽度
100u
压点之间最小间距
50u
铝包压点
5u
工艺层次的定义:
No.
Process Sequence
Mask Name
Nwell
NT
P- Field
LP
Active Area
TO
5.
Deep P+
DP
7.
Poly1
GT
8.
P+ S/D
P+
9.
N+ S/