文档介绍：该【组成原理考研真题及解答 】是由【泰山小桥流水】上传分享，文档一共【20】页，该文档可以免费在线阅读，需要了解更多关于【组成原理考研真题及解答 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。,:D。MFLOPS表示每秒百万次运算。。若编译器将float型变量x分配在一个32位浮点存放器FR1中,且,:A。x的二进制表示为﹦01×211依照IEEE754标准隐蔽最高位的“1”,又E-127=3,所以E=130=10000010(2):B。光盘采用序次存取方式。×8位的RAM芯片构成32MB的主储藏器,:D。64MB的主存地址空间,故而MAR的寻址范围是64M,故而是26位。而实质的主存的空间不能够代表MAR的位数。。以下构成原理考研真题及解答构成原理考研真题及解答20构成原理考研真题及解答寻址方式中,:A。间接寻址不需要存放器,EA=(A)。基址寻址:EA=A+基址存放器内同;相对寻址:EA﹦A+PC内容;变址寻址:EA﹦A+变址存放器内容。,此中有进位/借位标记CF、零标记ZF、符号标记SF和溢出标记OF,条件转移指令bgt(无符号整数比较大于时转移)的转移条件是解答:C。无符号整数比较,如A>B,则A-B无进位/借位,也不为0。故而CF和ZF均为0。,有利于实现指令流水线的是Ⅰ.指令格式规整且长度一致Ⅱ.指令和数据按界线对齐存放Ⅲ.只有Load/Ⅰ、ⅡⅡ、ⅢⅠ、ⅢD.Ⅰ、Ⅱ、Ⅲ解答:D。指令定长、对齐、仅Load/Store指令访存,以上三个都是RISC的特点。均能够有效的简化流水线的复杂度。,且机器处于“开中断”状态,则在以下相关指令执行的表达中,,(应答):C。握手(应答)信号在通信总线上传输。~L0,中断障蔽字为M4M3M2M1M0,Mi=1(0≤i≤4)表示对Li级中断进行障蔽。若中断响应优先级从高到低的序次是L4→L0→L2L1→L3,:D。高等级置0表示可被中断,比该等级低的置1表示不能被中断。,采用准时盘问方式控制设备A的I/O,盘问程序运行一次所用的时钟周期数最少为500。在设备A工作时期,为保证数据不扔掉,每秒需对其盘问最少200次,则CPU用于设备A的I/%%%%解答:C。每秒200次盘问,每次500个周期,则每秒最少200×500﹦100000个周期,100000÷50M=%。43.(11分)假设在一个8位字长的计算机中运行以下类C程序段:unsignedintx=134;unsignedinty=246;构成原理考研真题及解答构成原理考研真题及解答5构成原理考研真题及解答intm=x;intn=y;unsignedintz1=x-y;unsignedintz2=x+y;intk1=m-n;intk2=m+n;若编译器编译时将8个8位存放器R1~R8分别分配给变量x、y、m、n、z1、z2、k1和1)执行上述程序段后,存放器R1、R5和R6的内容分别是什么?(用十六进制表示)(k2)执行上述程序段后,变量m和k1的值分别是多少?(用十进制表示)构成原理考研真题及解答构成原理考研真题及解答6构成原理考研真题及解答(23)上述程序段涉及带符号整数加/减、无符号整数加/减运算,这四种运算可否利用同构成原理考研真题及解答构成原理考研真题及解答20构成原理考研真题及解答。个加法器辅助电路实现?简述原因。一请(4)计算机内部如何判断带符号整数加/减运算的结果可否发生溢出?上述程序段中,哪回带符号整数运算语句的执行结果会发生溢出?些答解答:以下(1)R1=134=86H,R5=90H,R6=7CH;(提示:带符号整数用补码表示)134=10000110B=86H;x-y=10000110B-11110110B=10010000B=90H;x+y=10000110B+11110110B=01111100B(溢出)(2)m=-122,k1=-112m=10000110B,做高位为符号位,则m的原码为11111010B=-122;n=11110110Bn的原码为10001001=-10;k1=m-n=-112。(3)无符号数和有符号数都是以补码的形式储藏,加减运算没有差异(不考虑溢出情况时),可是输出的时候若是有符号数的最高位是符号位。减法运算求[-x]补的时候,是连同符号位一起按位取反末位加1,但是若是有溢出情况,这两者是有区其余,所以能够利用同一个加法器实现,但是溢出判断电路不相同。(4)判构成原理考研真题及解答构成原理考研真题及解答20构成原理考研真题及解答44(.12断分)某计算机储藏器按字节编址,虚假(逻辑)地址空间大小为16MB,主存(物方,页面大小为4KB;Cache采用直接照射方式,共8行;理)地址空间大小为1MB主法存与Cache之间交换的块大小为32B。系统运行到某一时辰时,页表的部分内容和Cache是的部分内容分别如题44-a图、题44-b图所示,图中页框号及标记字段的内容为如十六进制形式。果最高位进位和符号位的进构成原理考研真题及解答构成原理考研真题及解答9构成原理考研真题及解答请回答以下问题。(1)虚假地址共有几位,哪几位表示虚页号?物理地址共有几位,哪几位表示页框号(物理页号)?2)使用物理地址接见Cache时,物理地址应划分成哪几个字段?要求说明每个字段的位数及在物理地址中的地址。3)虚假地址001C60H所在的页面可否在主存中?若在主存中,则该虚假地址对应的物理地址是什么?接见该地址时可否Cache命中?要求说明原因。(4)假设为该机配置一个4路组相联的TLB共可存放8个页表项,若其当前内容(十六进制)如题44-c图所示,则此时虚假地址024BACH所在的页面可否存在主存中?要求说明原因。题44-c图TLB的部分内容解答:(1)24位、前12位;20位、前8位。16M=224故虚假地址24位,4K=212,故页内地点12位,所以虚页号为前12位;1M=220故物理地址20位,20-12=8,故前8位为页框号。(2)主存字块标记(12bit)、cache字块标记(3bit)、字块内地点(5bit)物理地址20位,此中,块大小为32B=25B故块内地点5位;cache共8行,8=23,故字块标记为3位;20-5-2=12,故主存字块标记为12位。(3)在主存中,04C60H,不命中,没有04C的标记字段001C60H中虚页号为001H=1,查页表知其有效位为1,在内存中;该物理地址对应的也表项中,页框号为04H故物理地址为04C60H;物理地址04C60H在直接照射方式下,对应的行号为4,有效位为1但是标记位为064H≠04CH故不命中。(4)在012的那个标记是对的。思路:标记11位组地址1位页内地点12位,前12位为000000100100,组地址位为0,第0组中存在标记为012的页,其页框号为1F,故024BACH所在的页面存在主存中。,此中90秒为CPU时间,其余为I/O时间。若CPU速度提高50%,I/O速度不变,,执行以下C语语言句unsignedshortx=65530;unsignedinty=x;(即IEEE754单精度浮点数格式)---2103128-,采用小端方式存放数据。假设编译器规定int和short型长度分别为32位和16位,并且数据按界线对齐储藏。某C语言程序段以下:struct{inta;charb;shortc;}record;=273;若record变量的首地址为0Xc008,、、、、(FlashMemory)的表达中,错误的选项是构成原理考研真题及解答构成原理考研真题及解答11构成原理考研真题及解答信息可读可写,并且读、,是一种半导体储藏器掉电后信息不扔掉,是一种非易失性储藏器采用随机接见方式,,Cache有4个行,Cache和主存之间交换的块为1个字。。若Cache的内容初始为空,采用2路组相联照射方式和LRU取代算法。当接见的主存地址依次为0,4,8,2,0,6,8,6,4,8时,,微指令中的操作控制字段采用字段直接编码法,共有33个微命令,构成5个互斥类,分别包括7、3、12、5和个微命令,,宽度为32位,地址/数据线复用,每传达一次地址也许数据占用一个时钟周期。若该总线支持突发(猝发)传输方式,则一次“主存写”,,,,在I//、、、、II、,中断隐指令完成的操作,除保护断点外,I、III、IIIII、III、II、III构成原理考研真题及解答构成原理考研真题及解答20构成原理考研真题及解答参照答案:12-15DBDD16-D21-22DB构成原理考研真题及解答构成原理考研真题及解答20构成原理考研真题及解答(11分)假设某计算机的CPU主频为80MHz,CPI为4,并且平均每条指令访存次,主存与Cache之间交换的块大小为16B,Cache的命中率为99%,储藏器总线宽度为32位。请回答以下问题。(1)该计算机的MIPS数是多少?平均每秒Cache缺失的次数是多少?在不考虑DMA传达的情况下。主存带宽最少达到多少才能满足CPU的访存要求?(2)假设在Cache缺失的情况下接见主存时,%的缺页率,则CPU平均每秒产生多少次缺页异常?若页面大小为4KB,每次缺页都需要接见磁盘,接见磁盘时DMA传达采用周期挪用方式,磁盘I/O接口的数据缓冲存放器为32位,则磁盘I/O接口平均每秒发出的DMA央求次数最少是多少?3)CPU和DMA控制器同时要求使用储藏器总线时,哪个优先级更高?为什么?4)为了提高性能,主存采用4体低位交织储藏器,工作时每1/4周期启动一个储藏体,每个储藏体传达周期为50ns,则主存能供应的最大带宽是多少?【剖析】(1)MIPS=CPU主频×10-6/CPI=80M/4=20;平均每条指令访存次,Cache的命中率为99%,故每秒Cache缺失的次数=20M××1%=300000(次);2)在不使用DMA传达的情况下,所有主存的存取操作都需要经过CPU,所以主存带宽最少应为20M/s××4B=120MB/s。由于页式虚假储藏方式的页表向来位于内存,则产生缺页异常的只能是指令的访存。每秒产生缺页中断20M/s××%=150次。所以平均每秒发出的DMA央求次数最少是150×4KB/4B=150K次。构成原理考研真题及解答构成原理考研真题及解答20构成原理考研真题及解答3)优先响应DMA央求。DMA平时连接高速I/O设备,若不及时办理可能扔掉数据。4)当4体低位交织储藏器牢固运行时,能供应的最大带宽为4×4B/50ns=320MB/s。44.(12分)某16位计算机中,带符号整数用补码表示,数据Cache和指令Cache分别。题44表给出了指令系统中部分指令格式,此中Rs和Rd表示存放器,mem表示储藏单元地址,(x)表示存放器x或储藏单元x的内容。题44表指令系统中部分指令格式名称指令的汇编格式指令功能加法指令ADDRs,Rd(Rs)+(Rd)->Rd2*(Rd)->Rd算术/逻辑左移SHLRdSHRRd(Rd)/2->Rd算术右移(mem)->Rd取数指令LOADRd,memRs->(mem)存数指令STORERs,mem该计算机采用5段流水方式执行指令,各流水段分别是取指(IF)、译码/读存放器(ID)、执行/计算有效地址(EX)、接见储藏器(M)和结果写回存放器(WB),流水线采用“挨次发射,挨次完成”方式,没有采用转发技术办理数据相关,并且同一存放器的读和写操作不能够在同一个时钟周期内进行。请回答以下问题。(1)若int型变量x的值为-513,存放在存放器R1中,则执行“SHLR1后”,R1中的内容是多少?(用十六进制表示)(2)若在某个时间段中,有连续的4条指令进入流水线,在其执行过程中没有发生任何拥塞,则执行这4条指令所需的时钟周期数为多少?3)若高级语言程序中某赋值语句为x=a+b,x、a和b均为int型变量,它们的储藏单元地址分别表示为[x]、[a]和[b]。该语句对应的指令序列及其在指令构成原理考研真题及解答构成原理考研真题及解答19构成原理考研真题及解答流中的执行过程如题44图所示。构成原理考研真题及解答构成原理考研真题及解答20构成原理考研真题及解答