文档介绍：该【《序列信号发生器》 】是由【相惜】上传分享，文档一共【15】页，该文档可以免费在线阅读，需要了解更多关于【《序列信号发生器》 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。第五节序列信号发生器什么是序列信号?序列信号是把一组、数码按一定规那么顺序排列的串行信号,可以做同步信号、地址码、数据等,也可以做控制信号。这一节非常重要,是中规模集成电路的综合运用。一、移存型序列信号发生器、移存型序列信号发生器的原理移存型序列信号发生器由两局部组成:☆移位存放器☆组合电路组合电路的输出做移位存放器的输入,也是反响电路,只要有反响,存放器就可以计数。☆规定了起始状态为。&DQSRDQSRDQSRCP编辑课件★特征方程从特征方程中可以看出:满足移存规律〔第一级除外〕QQQQn+Qn+Qn+★状态转换表输出是每位循环一次,循环长度M=。Q=,,┄Q=,,┄Q=,,┄★三个输出序列是一样的,都由三个两个组成。只是起始状态不一样,只要循环起来,分不清起始状态。由特征方程计算次态值。DQSRDQSRDQSR&CP编辑课件在移位存放器的根底上加反响网络形成移存型序列信号发生器。先设计移位存放器,再设计反响网络。例:设计,,┄序列信号发生器。解:依题意可知,循环长度M=,需要存放器的位数n=,因此按三位一组划分序列信号,组成个状态循环。QQQ★满足移存规律★满足计数规律构成循环每次左移一位状态划分:、移存型序列信号发生器的设计编辑课件QQQQQQQn+Qn+Qn+用直接观察法从状态转换表得出:[Q]CP↑[Q]CP↑满足移存规律只要设计第一级鼓励输入即可。选用做移位存放器用选数据选择器实现J=/K。D=D=状态表:状态转换表:变量数大于地址数要降维。令:★列出状态转换表编辑课件根据:D=D=画出用和选组成的序列信号产生器电路图。反过来从电路要会分析出其响应序列。J/KQQQYXXQ/Q/QQ序列信号可以从任意一路输出,只不过起始状态不同而已。ENMUXYDDDDQQQQCP编辑课件解:循环长度M=,=,取n=,用三位存放器实现。一、状态划分〔按三位一组划分状态〕QQQ有两组状态均为有两组状态均为不满足存放规律,三位存放器不能实现这样的序列。所以要增加存放器位数。取n=,重新进行状态划分。例:设计产生序列信号为,,┄的序列信号产生器。编辑课件QQQQQn+Qn+Qn+Qn+从状态转换表中得出:XXXXXXXX扭环计数器满足移存规律,选用作移位存放器。CPDDDDQQQQ编辑课件移存型序列信号发生器只能产生一组序列信号,如果要同时产生多组序列信号,可以采用计数型序列信号发生器。计数型序列信号发生器是在计数器的根底上加适当的反响网络构成。要实现序列长度为M的序列信号发生器,其设计步骤为:★先设计一个计数模置为M的计数器。★再令计数器每一个状态输出符合序列信号要求。★根据计数器状态转换关系和序列信号要求设计输出组合网络。二、计数型序列信号发生器编辑课件例:设计产生序列信号,,┄的计数型序列信号发生器电路。要求用和选数据选择器实现。解:先用反响置数法设计M计数器。QQQQF☆令计数器每一个状态与一位序列信号相对应。☆画出实现F的卡诺图。XXXXXX变量数大于地址数要进行降维,Q作记图变量。XXX将降维卡诺图与选数据选择器卡诺图相比较得出:D~D=D=D,D,D=Q令:QQQ=AAA编辑课件计数器在~之间循环计数,F循环输出序列信号。QQQQDDDDCTTCTPCPCOENMUXYF☆最后画出逻辑电路图。D~D=D=D,D,D=Q令:QQQ=AAA先用反响置数法设计M计数器。编辑课件