文档介绍：该【数字电子技术基础期末复习试题 】是由【小屁孩】上传分享，文档一共【5】页，该文档可以免费在线阅读，需要了解更多关于【数字电子技术基础期末复习试题 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:..数字电子技术基础期末复****试题一、填空题:1、(48)10=()16=()2。2、对于ttl与非门的闲置输入端可接,ttl或非门不使用的闲置输入端应接。3、格雷码的特点是任意两组相邻代码之间有位不同。4、在以下jk触发器、rs触发器、d触发器和t触发器四种触发器中,同时具备维持、复置1、复置0和滑动功能的触发器就是。5、oc门可以实现功能,cmos门电路中的门也可以实现该功能。6、一只四输入端与非门,使其输出为0的输入变量取值组合有种。7、常见的组合逻辑电路有编码器、和。8、逻辑函数f?ab?ac?bd的反函数为,对偶函数为。9、一个同步时序逻辑电路可以用、、三组函数表达式叙述。10、加法器的位次方式存有和两种。11、16挑选1的数据选择器有个地址输出端的。12、存储器的种类包括和。13、在时钟脉冲cp促进作用下,具备和功能的触发器称作t触发器,其特性方程为。14、三态门输入的三种状态分别为:、和。15、用4个触发器可以存储位二进制数。16、逻辑电路中,高电平用1表示,低电平用0表示,则成为逻辑。17、把jk触发器改成t触发器的方法是。18、女团逻辑电路就是指电路的输入仅由当前的同意。19、5个地址输出端的译码器,其译码输入信号最多理应个。20、输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做。21、一个rom存有10根地址线,8根数据输入线,rom共计个存储单元。22、n个触发器共同组成的计数器最多可以共同组成十进制的计数器。23、基本rs触发器的约束条件就是。24、逻辑代数中3种基本运算就是、和。25、逻辑代数中三个基本运算规则、和。26、如果对键盘上108个符号展开二进制编码,则至少必须位二进制数码。27、将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的rom。该rom有根地址线,有根数据输出线。28、74ls138是3线―8线译码器,译码输出低电平有效,若输入为a2a1a0=110时,输出y7'y6'y5'y4'y3'y2'y1'y0'y1=。29、两片中规模集成电路10进制计数器串联后,最大计数容量为位。30、在y=ab+cd的真值表中,y=1的状态有个。:..31、设rom地址为a0-a7,输入为d0-d3,则rom的容量为。32、在y=a(ab)的结果就是。33、2021个1异或运算后的结果是。34、64挑选1的数据选择器,它的挑选掌控端的有个。35、一片64k×8存储容量的只读存储器rom,有条地址线,条数据线。36、(22)16=()10=()bcd码。37、若两个逻辑函数相等,则它们的必然相同。38、一个8挑选1的多路选择器(数据选择器),应当具备个挑选输出端的(地址输出端的),个数据输出端的。39、同步d触发器(d门锁存器)在cp=1时,触发器q应当追随状态,而在cp=0时,触发器状态。40、二进制译码器的输入为输出变量的全部。41、74ls161是四位二进制同步计数器,其置零方式为(填同步或异步)置数方式是。42、数字电路按逻辑功能可分为和两大类。43、t触发器特性方程为。44、n位二进制计数器的计数长度为。45、ttl门电路能带同类门的个数称为。46、三态门除了存有低低电平输入外,除了第三个状态即为。47、在cp为高电平1期间,如同步触发器的输入信号发生多次变化时,其输出状态也会相应发生多次变化,这种现象称为触发器的。48、在施密特触发器的整形电路中,通过发生改变可以调制矩形波的宽度。二、选择题1、n个逻辑变量可以形成()个最轻项;anb2nc2nd22n2、十进制的计数器须要()个触发器。a2b3c4d53、8选1数据选择器应有()个地址输入端。a2b3c6d84、以下数字电路中,不属于时序逻辑电路的就是:()a全加器b寄存器c计数器d移位寄存器5、与三变量函数在z?abc?a'b'c'等价的逻辑函数就是()。=∑m(0,7)=∑m(2,7)=∑m(1,7)=∑m(3,7)6、边沿触发器的最小特点就是:?()、以下几种ttl电路中,输入端的可以同时实现线与功能的电路就是()、对于ttl数字集成电路来说,下列说法哪个是错误的。():..,其额定值为5v;;,但电阻值不该太小;;9、一个含有32768个存储单元的rom,有8个数据输出端,其地址输入端有()个。、ttl或非门多余输出端的处置就是:()“1”11、存有一个左移移位寄存器,当预先植入1011后,其以太网输出紧固接0,在4个移位脉冲cp促进作用下,四位数据的移位过程就是()。-0110-1100-1000--0101-0010-0001--1100-1101-1110--1010-1001-1000-011112、函数f=ab+bc,使f=1的输入abc组合为()。====11013、四个触发器共同组成的环形计数器最多存有()个有效率状态。、同步计数器指()的计数器。,、存有约束条件的触发器就是()。、用8个触发器可以记忆()种不同的状态。、形成256十进制的计数器,须要()个触发器。、若四位同步二进制加法计数器当前的状态时0111,下一个输入时钟脉冲后,其状态变为()。、若四位二进制加法加法计数器正常工作时,由0000状态开始计数,则经过43个输入计数脉冲后,计数器的状态是()。、在以下功能则表示方法中,不适宜用作时序逻辑电路功能则表示方法的就是()。、若将一个ttl异或门(输入端为a、b)当做反相器使用,则a、b端应()。、逻辑函数f(a,b,c)=ab+bc+ac的最小项标准式为()a、f(a,b,c)=∑m(0,2,4)b、f(a,b,c)=∑m(3,5,6,7)c、f(a,b,c)=∑m(0,2,3,4)d、f(a,b,c)=∑m(2,4,6,7)23、微分型的单稳电路建议输出脉阔()输入定时脉阔。a、大于b、等同于c、大于d、并无关于:..24、设某函数的表达式f=a+b,若用4选1多路选择器(数据选择器)来设计,则数据端d0d1d2d3的状态是()。(设a为权值高位)a、0001b、1110c、0101d、101025、两个ttl与非门构成的基本rs触发器,设原触发器状态为qn=1,如果要使qn+1=0能记忆,则必须()a、rd=0,sd=0b、rd=1,sd=0c、rd=1,sd=1d、rd=0,sd=126、组合逻辑电路输出与输入的关系可用()描述。(a).时序图(b)状态表(c)状态图(d)逻辑表达式27、用卡诺图分析比较:y?a'b'?b'c'?c'a'与z?ab?bc?ca的关系的恰当结果就是()。、判断题1、a+ab=a+b2、单稳态触发器存有一个稳态和一个暂态。3、当输入9个信号时,需要3位的二进制代码输出。4、施密特触发器有两个稳态。5、多谐振荡器有两个稳态。6、所有的触发器都存有前空翻现象。7、逻辑变量的值域,1比0小。8、因为逻辑表达式a+b+ab+a+b成立,所以ab=、约束项就是逻辑函数中不容许发生的变量值域女团,用卡诺图化简时,可以将约束项当做1,、时序逻辑电路不所含记忆功能的器件。11、计数器除了能对输入脉冲进行计数,还能作为分频器用。12、优先编码器只对同时输出信号中优先级别最低的一个信号编码。13、ttl与非门与cmos与非门的逻辑功能不一样。14、8十一位二进制数可以则表示256种相同状态。15、多个三态门的输出端相连于一条总线上,使用时须只让一个三态门传送信号,其它门处于高阻状态。16、二进制数1001和二进制代码1001都表示的是十进制数中的9。17、触发器的输出状态完全由输入信号决定。19、已知xy=xz,则y=z。20、三态门输入为高阻时,其输入线上电压为高电平。21、全面性位次加法器比以太网位次加法器运算速度快。22、形成一个7十进制的计数器须要3个触发器。23、函数f已连续挑100次对偶,f维持不变。四、化简题1、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或表达式。p62,,、写出右图所示逻辑图的逻辑函数式,并化为最简与或式。():..3、用卡诺图化简法将函数化成最eqn或式。、分析设计题1、设计逻辑电路,,p210,,,,、,,,,,,、,,,,,,,、,,,,、用内置芯片(女团逻辑电路,时序逻辑电路,存储器),,,,,