文档介绍：该【计算机专业基础综合(计算机组成原理)模拟试卷4(题后含答案及解析) 】是由【小屁孩】上传分享，文档一共【9】页，该文档可以免费在线阅读，需要了解更多关于【计算机专业基础综合(计算机组成原理)模拟试卷4(题后含答案及解析) 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:..计算机专业基础综合(计算机组成原理)模拟试卷4(题后含答案及解析)题型有:-40小题,每小题2分,共80分。下列每题给出的四个选项中,只有一个选项是最符合题目要求的。,错误的是()。,,,存储字长变长,相联存储器的访问速度下降正确答案:C解析:此题考查相联存储器的基本概念。知识模块:,错误的是()。,而DRAM是易失性存储器Ⅱ.DRAM比SRAM集成度更高,因此读写速度也更快Ⅲ.主存只能由DRAM构成,而高速缓存只能由SRAM构成Ⅳ.与SRAM相比,DRAM由于需要刷新,所以功耗较高A.Ⅱ、Ⅲ幂口Ⅳ、Ⅲ和Ⅳ、Ⅱ和Ⅲ、Ⅱ、Ⅲ和Ⅳ正确答案:D解析:SRAM和DRAM都属于易失性存储器,掉电就会丢失,故I错误。SRAM的集成度虽然更低,但速度更快,因此通常用于高速缓存Cache,故Ⅱ错误。主存可以用SRAM实现,只是成本高,故Ⅲ错误。与SRAM相比,DRAM成本低、功耗低,但需要刷新,故Ⅳ错误。知识模块:,主存容量1MB,按字编址,块长512B,Cache共可存放16个块,采用直接映射方式,则Cache地址长度为()。:A解析:主存地址中除去主存字块标记的部分就是Cache地址,结构如下所示::..而Cache地址的格式如下图所示:其中,块长512B,主存按字(32位)编址,512B/4B=128=27,即块内字地址7位;Cache共可存放16个块,采用直接映射方式,24=16,即Cache字块地址4位。故Cache地址共4+7=11位,选A。知识模块:,Cache的存取时间是100ns,主存的存取时间是1000ns。如果希望有效(平均)存取时间不超过Cache存取时间的15%,则Cache的命中率至少应为()。%%%%正确答案:D解析:设Cache命中率为a,则(1000+100)(1-a)+100a≤115,解得a≥,故至少为99%。知识模块:,错误的是()。(写直达法),不需要为Cache行设置“脏位/修改位”(回写法)降低了主存带宽需求(即减少了Cache与主存之间的通信量):D解析:采用全写法时,主存一Cache数据始终一致,被替换的Cache行不必写回主存,所以不需要为Cache行设置“修改位”。对安全性、可靠性要求高,不允许有主存一Cache数据不一致现象发生的计算机系统,它的Cache必须采用全写法。知识模块:×8位的芯片组成一个32K×32位的存储器,则地址41FOH所在芯片的最大地址是()。:C解析:用8K×8位的芯片组成一个32K×32位的存储器,每行中所需芯片数为4,每列中所需芯片数为4,各行芯片的地址分配如下:第一行(4个芯片并联):0000H一1FFFH第二行(4个芯片并联):2000H一3FFFH第三行(4个芯片并联):4000H一5FFFH第四行(4个芯片并联):6000H一7FFFH故,地址为41FOH所在芯片的最大地址即5FFFH。知识模块:计算机组成原理:..,现分别执行下述操作:(1)读取6个连续地址单元中存放的存储字,重复80次:(2)读取8个连续地址单元中存放的存储字,重复60次:则(1)、(2)所花时间之比为()。::::4正确答案:C解析:假设存储器的存取周期为T:在(1)的情况下,连续读取6个存储字需时T+(6—1)×(T/4)=,但存放连续字中第一个字的存储器需到3T时间后才能进行下一轮读取,故(1)共需时3T×(80—1)+=。同理,在(2)的情况下,一轮读取需时T+(8—1)×(T/4)=,但开始下一轮读取需3T时间后,故(2)共需时3T×(60—1)+=。综合上述分析,(1)、(2)所花时间之比约为4:3。知识模块:,Cache的存取周期为10ns,主存的存取周期为50ns。在CPU执行一段程序时,Cache完成存取的次数为4800次,主存完成的存取次数为200次,该Cache一主存系统的效率是()。(设Cache和主存不能同时访问。):A解析:命中率=4800/(4800+200)=,平均访问时间=×10+(1-)×(10+50)=12ns,故效率=10/12=。知识模块:,主存容量1MB,按字编址,块长512B,Cache共可存放16个块,采用直接映像方式,则Cache地址长度为()。:A解析:主存地址中除去tag(主存字块标记)的部分就是Cache地址。其中,块长512B,主存按字编址,512B/(4B/W)=128W=27W,即块内字地址7位。Cache共可存放16个块,采用直接映像方式,24=16,即Cache字块地址4位。故Cache地址共4+7=11位,选项A正确。知识模块:(模n)交叉编址存储器在()时,其存取带宽是单体存储器的n:..倍。:C解析:此题考查n体(模n)交叉编址存储器的特性。知识模块:,其主存容量1MB,Cache容量16KB,每字块有8个字,每字32位,采用直接地址映像方式。若主存地址为35301H,且CPU访问Cache命中,则该主存块在Cache的第()字块中(Cache起始字块为第0字块)。:A解析:主存地址35301H对应的二进制为00110101001100000001,现在要分析该地址中哪些位是Cache块内地址、主存字块标记和Cache字块地址。低位是块内地址,每个字块8个字,一个块内有25B(每字32位),所以低5位表示字块内地址。主存字块标记为高6位(1MB÷16KB=64=26),其余010011000即为Cache字块地址,对应的十进制数为152。知识模块:()发生访问冲突。:C解析:此题考查双端口存储器的特性。知识模块:,正确的是()。、数据线和读写控制线,同时访问同一区间、同一单元。:D解析:双端口RAM的两个端口具有2组相互独立的地址线、数据线和读写:..控制线,因此可以同时访问同一区间、同一单元,故选项A错误。当两个端口同时对相同的单元进行读操作时,不会发生冲突,故选项B错误。高位多体交叉存储器由于在单个存储器中字是连续存放的,所以不能保证程序的局部性原理;而低位多体交叉存储器由于是交叉存放,所以能很好地满足程序的局部性原理,故选项C错误。高位四体交叉存储器虽然不能满足程序的连续读取,但仍可能一次连续读出彼此地址相差一个存储体容量的4个字,只是这样读的概率较小,故选项D正确。知识模块:,不正确的是()。,则每一次读操作就同时读出几个主存字,、,分别对每个存储体执行读写,几个存储体协同运行,提高了存储体的读写速度正确答案:B解析:主存一体多字的优点是:通过加宽每个主存单元的宽度,增加每个主存单元所包括的数据位数,使每个主存单元同时存储几个主存字,则每一次读操作就同时读出了几个主存字,使读出一个主存字的平均读出时间变为原来的几分之一。缺点是:每次读出的几个主存字必须首先保存在一个位数足够长的存储器中,等待通过数据总线分几次把它们传送走。因此,选项A、C是正确的。多体交叉编址的优点是:把主存储器分成几个能独立读写的、字长为一个主存字的主体。由此可知选项B是错误的。多体交叉编址按读写需要情况,分别对每个存储体执行读写;通过合理的组织方式,使几个存储体协同运行,从而提供出比单个存储体更高的(几倍)读写速度。知识模块:,字长为64位。模块数m=4,采用低位交叉方式。存储周期T=200ns,数据总线宽度为64位,总线传输周期r=50ns。该交叉存储器的带宽是()。×107b/×107b/×107b/×107b/s正确答案:C解析:低位交叉存储器连续读出4个字所需的时间为t=T+(m一1)×r=200ns+3×50ns=350ns=×10-7s故带宽为W=64×4b/(×10-7s)=73×107b/s知识模块:,现分别执行下述操作:(1)读取6个连续地址单元中存放的存储字,重复80次;(2)读取8个连续地址单元中存:..放的存储字,重复60次。则(1)和(2)所花时间之比为()。::::4正确答案:C解析:假设存储器的存取周期为T:(1)的情况下,连续读取6个存储字需时T+(6—1)×(T/4)=,但存放连续字中第一个字的存储器需到3T时间后才能进行下一轮读取,故(1)共需时3T×(80一1)+=。(2)的情况同理,一轮读取需时T+(8一1)×(T/4)=,但开始下一轮读取需3T时间后,故(2)共需时3T×(60一1)+=。综合上述分析,(1)、(2)所花时间之比约为4:3。知识模块:(低位交叉)存储器中每个体的存储字长等于数据总线宽度,每个体存取一个字的存取周期为T,总线传输周期为t,则T与t的关系以及读取地址连续的n个字需要的时间分别是()。=t,T+=(n-1)t,T+=nt,T+=nt,T+(n-1)t正确答案:D解析:此题考查n体交叉编址(低位交叉)存储器的性能分析。知识模块:。为此,在处理器内部设置一个特殊的Cache来记录最近使用页的页表项,以快速完成地址转换。不同文献对这个特殊的Cache有不同的称呼。下列选项中,不属于这些称呼的是()。(TLB):D解析:不同文献对变换旁视缓冲器TLB有不同的称呼。知识模块:()。:..正确答案:C解析:存储体系/存储层次解决的共性问题就是存储系统成本高。在此基础上,虚拟存储器还解决“编程空间受限”和“多道程序共享主存而引发的信息安全”两个问题,其中后一个问题是通过在地址变换增加地址检查功能来解决的。“访存速度慢”属于Cache,而不是虚拟存储器解决的问题。知识模块:,页表中的内容依次是2、5、6、8、7、11,则物理地址32773对应的逻辑地址为()。:C解析:32773=32768+5=1000000000000000B+101B=1000000000000101B。后12位为页内地址,前4位为页号。物理页号为8,对应逻辑页号为3=11B。则逻辑地址=11000000000101B=3×4K+3=10240+2048+5=12288+5=12293知识模块:,处理器将()。:A解析:当处理器欲访问的页面对应的页表项中的“存在位”为0,即表示该页面不在内存中,则处理器发出缺页故障信号。当处理器处理缺页故障后,将重新执行引发缺页故障的指令。知识模块:()。(内碎片)(外碎片):C解析:此题考查的知识点:抖动是页式存储管理特有的现象,因为页式存储管理中指令或数据可能跨页存储;页式存储管理会出现内零头,段式存储管理会出现外零头;任何一种存储管理都面临着越界访问的危险。知识模块:计算机组成原理:..,正确的是()。,:C解析:此题考查的知识点:段式存储管理更有利于存储保护;页式存储管理的存储空间利用率较高。在段式存储管理中指令或数据不会跨段存储;段的尺寸可大可小,而页的尺寸是固定的。知识模块:计算机组成原理综合应用题41-47小题,共70分。,950次从Cache得到数据,50次从主存得到数据,已知Cache存取周期为50ns,主存存取周期为200ns(设每次访问时,Cache访问与主存访问并发进行,如Cache命中则中断主存的访问)。求:(1)Cache的命中率。(2)平均访问时间。(3)Cache一主存系统的效率。正确答案:(1)Cache未命中情况下才需要从主存取数据,故Cache的命中率=Cache命中次数÷(Cache命中次数+Cache未命中次数)=950÷(950+50)=(2)平均访问时间=(950×50ns+50×200ns)÷1000=(3)Cache一主存系统的效率=Cache存取周期/平均访问时间=50÷×100%=%涉及知识点:,地址码为18位,若使用4K×4位RAM芯片组成该机所允许的最大主存空间,并选用模块条的形式,问:(1)若每个模块条为32K×8位,共需几个模块条?(2)每个模块内共有多少片RAM芯片?(3)主存共需多少RAM芯片?CPU如何选择各模块条?正确答案:(1)由于主存地址码给定18位,所以最大存储空间为218=256KB,主存的最大容量为256KB。现每个模块条的存储容量为32KB,所以主存共需256KB÷32KB=8块板。(2)每个模块条的存储容量为32KB,现使用4K×4位的RAM芯片拼成4K×8位(共8组),用地址码的低12位(A0一A11)直接接到芯片地址输入端,然后用地址的高3位(A14一A12)通过3线一8线译码器输出,分别接到8组芯片的选片端。共有8×2=16个RAM。(3)据前面所得,共需8个模块条,每个模块条上有16片芯片,故主存共需8×16=128片RAM芯片。涉及知识点:,CPU的地址总线为A15~A0,数据总线为D7~D0(A0、D0为最低位)。存储器地址空间为3000H~67FFH。其中3000H一4FFFH为ROM区,选用4K×2的ROM芯片;5000H~67FFH为RAM区,选用2K×4的SRAM芯片。请问:(1)组成该存储器需要多少片ROM芯片和SRAM芯片?(2)ROM芯片、SRAM芯片各需连接CPU的哪几根地址线和数据线?(3)应如何设置片选信:..号,分别写出各片选信号的逻辑表达式。正确答案:(1)已知数据总线为8位,ROM区为3000H~4FFFFH,故ROM的容量为8K×8b:ROM芯片数=(8K×8b)÷(4K×2b)=8片(分为2组,每组4片)。RAM区为5000H一67FFH,故RAM的容量为6K×8b:SRAM芯片数=(6K×8b)÷(2K×4b)=6片(分为3组,每组2片)。(2)ROM芯片的容量为4K×2,具有12根地址线、2根数据线,因此ROM芯片的地址线连接CPU地址线的低12位A11~A0,每组ROM内的4片芯片分别连接CPU数据线的D7D6、D5D4、D3D2、D1D0。SRAM芯片的容量为2K×4,具有11根地址线、4根数据线,因此SRAM芯片的地址线连接CPU地址线的低11位A10一A0,每组SRAM内的2片芯片分别连接CPU数据线的D7D6D5D4、D3D2D1D0。(3)ROM区有2个片选信号,RAM区有3个片选信号,共需5个片选信号,根据地址分配的要求,各片选信号的逻辑表达式如下:CS0=A15A14A13A12CS1=A15A14A13A12CS2=A15A14A13A12A11CS3=A15A14A13A12A11CS4=A15A14A13A12A11涉及知识点:计算机组成原理