文档介绍：该【数字电子技术基础复习题(概念题) 】是由【1781111****】上传分享，文档一共【11】页，该文档可以免费在线阅读，需要了解更多关于【数字电子技术基础复习题(概念题) 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:..产的不是粮食,而是真理。如果只能滋生瞑想和幻想的话,即使再大的才能也只是砂地或盐池,那上面连小草也长不出来的。。(a)交流电压信号(b)时间和幅值上离散的信号(c)时间和幅值上连续变化的信号(d),位数最少的是。(a)二进制(b)八进制(c)十进制(d)。(a)5421码(b)8421码(c)余3码(d)。(a)代码短(b)记忆方便(c)两组相邻代码之间只有一位不同(d),只有两个开关都闭合时灯才不亮,则该电路的逻辑关系是。(a)与非(b)或非(c)同或(d)=ABC+CD,选出下列可以肯定使F=0的取值(a)ABC=011(b)BC=11(c)CD=10(d)BCD=。(a)0(b)1(c)不唯一(d)。,异或的符号是,同或的符号是。、、和。,不容易确定化简结果是否是。,化简结果一般是最简式。(ENTITY)描述一个设计单元的的信息。(a)行为、元件及连接关系(b)元件、子程序、公用数据类型(c)名称和端口的引脚等(d)(ARCHITECTURE)用于描述设计单元的。(a)行为、元件及连接关系(b)元件、子程序、公用数据类型(c)名称和端口的引脚等(d),ARCHITECTURE中的语句都是执行的语句。(a)顺序(b)并行(c)即可顺序也可并行(d),下面4个部分,不是可编译的源设计单元。(a)ARCHITECTURE(b)ENTITY(c)PROCESS(d),以下4个部分,可以有顺序执行语句。(a)结构体(ARCHITECTURE)(b)进程(PROCESS)中的关键词BEGIN前(c)进程(PROCESS)中的关键词BEGIN后(d)程序包(PACKAGE)。(a)结构体对应的实体的端口表中(b)结构体中关键词BEGIN前(c)结构体中关键词BEGIN后(d)程序包(PACKAGE),运算符的优先级别最高。(a)AND(b)OR(c)XOR(d),不同类型的数据是的。(a)可以进行运算和直接代入(b)不能进行运算和直接代入(c)不能进行运算但可以直接代入(d),信号赋值语句使用的代入符是。1人生的磨难是很多的,所以我们不可对于每一件轻微的伤害都过于敏感。在生活磨难面前,精神上的坚强和无动于衷是我们抵抗罪恶和人生意外的最好武器。:..产的不是粮食,而是真理。如果只能滋生瞑想和幻想的话,即使再大的才能也只是砂地或盐池,那上面连小草也长不出来的。(a)=(b):=(c)<=(d)==,变量的赋值符是。(a)=(b):=(c)<=(d)==。、触发的条件是发生变化。。,要用语句说明。。。答:VHDL语言的主要优点是:(1)覆盖面广,描述能力强,是一个多层次的硬件描述语言;(2)可读性好,既能够被计算机接受,也容易被人理解;(3)生命期长,它的硬件描述与工艺技术无关,不会因工艺变化而过时;(4)支持大规模设计的分解和已有设计再利用,有利于由多人或多项目组来共同完成一个大规模设计;(5)已成为IEEE承认的一个工业标准,成为一种通用的硬件描述语言。,如不正确,请改正。字符a和b的数据类型是BIT,c是INTEGER,执行c<=a+b。答:操作不正确,应把a和b的数据类型改为INTEGER。?是否可以有多个实体和结构体?简述它们的作用。答:一个VHDL模块必须有一个实体,可以有一个或多个结构体。实体描述一个设计单元的外部接口以及连接信号的类型和方向;结构体描述设计单元内部的行为,元件及连接关系,结构体定义出了实体的功能。。on(a)(b)(c)(d)。(a)U≥(b)U≥(c)U≥(d)U=。(a)U≤(b)U≥(c)U≤(d)。T(a)(b)(c)2V(d)。IS(a)20A(b)40μA(c)(d)。IH(a)20μA(b)40μA(c)(d)。OL(a)20μA(b)40μA(c)(d)。OH(a)200μA(b)400μA(c)800μA(d),它们输出全为高电平时,测得5V电源端的电流为8mA,输出全为0时,测得5V电源端的电流为16mA,该TTL与非门的功耗为mW。2人生的磨难是很多的,所以我们不可对于每一件轻微的伤害都过于敏感。在生活磨难面前,精神上的坚强和无动于衷是我们抵抗罪恶和人生意外的最好武器。:..产的不是粮食,而是真理。如果只能滋生瞑想和幻想的话,即使再大的才能也只是砂地或盐池,那上面连小草也长不出来的。(a)30(b)20(c)15(d),能实现“线与”逻辑。(a)异或门(b)OC门(c)TS门(d)与或非门二、填空题(请在空格中填上合适的词语,将题中的论述补充完整)。,电平接近于零时称为,电平接近V时称为。,三极管工作于状态。,若继续增加I,集电极电流I。、b极间并接,可提高三极管开关速度。试分析TTL非门输入端接法如下时,相当于接什么电平?(1)(a)接地;(b);(c)接另一TTL电路的输出低平()。(2)(a)悬空;(b)接高于2V的电压;(c)接另一TTL电路的输出高电平()。解:((1)(a)、(b)、(c)中的输入均小于TTL门的关门电平U(UI=),因此,offILmax相当于接低电平。(2)(a)输入端悬空,相当于入端对地接无穷大电阻,它远大于开门电阻R,TTL门输ON入悬空,相当于接高电平;(b)、(c)中的输入电压大于或等于TTL门的开门电平Uon(U=2V),因此,相当于接高电平。IHmin设计一个发光二极管(LED)驱动电路,设LED的参数为U=,I=10mA;若V=5V,且当LED发亮时,电路的输出为低电平,选择集成门电路的型号,并画出电路图。解:根据题意,可画电路图(1)决定限流电阻R之值(取U=)OLV?UU5??=×103ΩI10(2)选用门电路的型号:由于电路输出为低电平时LED发光,要求所选门电路的I≥OLmaxI=10mA,可选74系列TTL门7404非门。-4线优先编码器允许同时输入路编码信号。(a)1(b)9(c)10(d)。(a)1(b)3(c)8(d),可以扩展得到1个线译码器。(a)2-4(b)3-8(c)4-16(d),需要增加若干个。(a)非门(b)与非门(c)或门(d),输出是。(a)二进制码(b)七段码(c)七段反码(d)。(a)数字信号(b)模拟信号(c)数模混合信号(d),使用超前进位全加器的目的是。3人生的磨难是很多的,所以我们不可对于每一件轻微的伤害都过于敏感。在生活磨难面前,精神上的坚强和无动于衷是我们抵抗罪恶和人生意外的最好武器。:..产的不是粮食,而是真理。如果只能滋生瞑想和幻想的话,即使再大的才能也只是砂地或盐池,那上面连小草也长不出来的。(a)完成自动加法进位(b)完成4位加法(c)提高运算速度(d)。(a)单片MSI(b)多片MSI(c)各种门电路(d),整体电路的逻辑功能与这个功能块原来的逻辑功能。(a)一定相同(b)一定不同(c)不一定相同(d)无法确定二、填空题(请在空格中填上合适的词语,将题中的论述补充完整):在任何时刻,逻辑电路的输出状态只取决于电路各的组合,而与电路无关。,一般需要先从写出逻辑函数式。,一般需要根据设计要求列出,再写出逻辑函数式。,需要个74LS138。,还能实现和功能。试用译码器设计1位二进制数全减运算电路。解:本题的目的是练****用译码器实现多输出逻辑电路。(1)规定逻辑变量设输入逻辑变量A为被减数、B为减数、C为低位的借位,输出逻辑函数S为差、C为iii-1ii本级的借位输出信号。根据设计要求写出逻辑真值表。(2)设计电路由于本设计有Ai、B和C共3个输入量,故选用3-8线译码器实现电器最为简便。首先ii-1将输出逻辑表达式写为最小项和的形式S=m(1,2,4,7)i?m(1,2,3,7)C=i选用3-8线译码器74LS138和双4输入与非门74LS20实现的逻辑电路设计见图,将Ai、B、C接译码器的输入AAA,74LS138的输出为低电平有效,故在输出端接与非门。ii-1210试设计一个码制转换电路。K为控制信号,K=0时,输入DCBA为8421码,输出LLLL3210为循环码。K=1时,输入为循环码,输出SSSS为8421码。3210解:(1)规定逻辑变量和列代码转换表当控制量K=0时,输入DCBA为8421码,输出LLLL为循环码;当控制量K=1时,输3210入DCBA为循环码,输出SSSS为8421码。列出代码转换表。3210(2)电路设计分析上述逻辑关系,电路可用2个功能电路实现。其一为最小项产生电路,用4-16线译码器74154实现较为方便;另一为控制、输出电路,在控制信号K作用下,输出不同的码制,选用SSI器件实现。将输入输出逻辑式用译码器的逻辑函数形式写出。表和公式略简述用译码器或多路选择器实现组合逻辑电路的不同之处。答:不同器件都各具特点,如译码电路除具有译码功能外,还可实现多输出逻辑函数的电路功能以及作为多路分配电路使用;多路选择器可实现单输出逻辑函数功能电路,还可将并行数据转换为串行输出。4人生的磨难是很多的,所以我们不可对于每一件轻微的伤害都过于敏感。在生活磨难面前,精神上的坚强和无动于衷是我们抵抗罪恶和人生意外的最好武器。:..产的不是粮食,而是真理。如果只能滋生瞑想和幻想的话,即使再大的才能也只是砂地或盐池,那上面连小草也长不出来的。根据什么判断简单电路中的险象存在?答:方法如下:(1)代数法。代数法是通过电路的逻辑表达式来检查电路中是否存在险象的方法。对于n个变量的逻辑表达式L=f(X,X…,X),当任选其中n1个输入变量之值为0或1,使表达12n式仅为某一单变量X的函数,并可写为L=XX或L=X+X的形式时,可判定险象存在。(2)卡诺图法。在卡诺图中,某两项所对应的包围圈存在相邻而不相交的关系,则可判断逻辑电路中存在险象。,当Q=1、Q=0时,两个输入信号R=1和S=1。触发器的输出Q会。(a)变为0(b)保持1不变(c)保持0不变(d),要使它的输出从0变成1,它的RS应为。(a)00(b)01(c)10(d),所以它不能被称为触发器。(a)直接置1、清0(b)直接置位、复位(c)同步(d),则输出Q的脉冲波形的频率为CP脉冲频率f的。(a)二倍频(b)不变(c)四分频(d)、X和输出Q的波形如图所示,试判断它是触发器。12(a)基本RS(b)JK(c)RS(d),它的输入信号JK就为。(a)00(b)01(c)10(d),该触发器就转换成触发器。(a)D(b)T(c)RS(d)T′,就可以克服空翻。(a)上升(下降)沿(b)高电平(c)低电平(d)无法确定二、填空题(请在空格中填上合适的词语,将题中的论述补充完整)。,称为。=1期间,主从JK触发器中主触发器状态只能变化一次的现象被称为。,所以它是。。、并行输出的移位寄存器可以方便的实现。什么是触发器的不定状态,如何避免不定状态的出现?答:基本RS触发器中,当R=0、S=0时,触发器两个输出都为1,不再是互补关系,且在输入低电平信号同时变为高电平后,触发器的状态不能确定。此时称为触发器的不定状态。在正常工作时,不允许输入端R和S同时为0,即要求输入信号遵守R+S=1的约束条件。可通过控制R、S输入信号或选用其他无约束条件的触发器。5人生的磨难是很多的,所以我们不可对于每一件轻微的伤害都过于敏感。在生活磨难面前,精神上的坚强和无动于衷是我们抵抗罪恶和人生意外的最好武器。:..产的不是粮食,而是真理。如果只能滋生瞑想和幻想的话,即使再大的才能也只是砂地或盐池,那上面连小草也长不出来的。什么是触发器的空翻现象,如何避免空翻?答:同步触发器在CP=1期间,输入信号都能影响触发器的输出状态。这种触发方式(称电平触发方式)中,在一个CP脉冲期间触发器发生两次或两次以上翻转的现象称为空翻。在数字电路中,为保证电路稳定可靠地工作,要求一个CP脉冲期间,触发器只能动作一次。为防止空翻,须对CP持续时间有严格规定或对电路结构进行改进,如采用主从结构触发器或边沿D触发器等可克服空翻。,可以。w(a)提高V(b)降低V(c)增大C(d),可用电路。(a)可重触发单稳(b)单触发单稳(c)施密特触发器(d)。(a)施密特触发器(b)单稳态触发器(c)多谐振荡器(d),为了降低振荡频率,通常在环形通道中串入。(a)更多非门(b)电感L(c)RC环节(d),随着电容C充电、放电,受控门的输入电压u随之上升、下降,当u达到时,电路状态迅速跃变。11(a)U(b)U(c)U(d),普遍采用振荡器。(a)双门RC(b)三门RC环形(c)555构成(d),当电源电压为15V时,其回差电压△U值为。T(a)15V(b)10V(c)5V(d),其暂态时间t=。w(a)(b)RC(c)(d)。w(a)电阻R(b)电容C(c)CU端电位(d),不会改变555构成的多谐振荡器电路的振荡频率。(a)电源V(b)电阻R(c)电阻R(d)GNDcc12二、填空题(请在空格中填上合适的词语,将题中的论述补充完整),集成施密特触发器可分为和两大类。,可用电路。。,若出现t>t时,可采用电路解决。,定时元件R取值范围为,C取值范围为,暂稳时XX间t的范围为。,定时元件R、C可在范围选择,定时时间t的范围为。,随着电容C的充电、放电,是路不停地在两个态之间转换,产生波。,而石英晶体振荡器的频率稳定性可达。试用集成定时器555设计一个100H,占空比为60%的方波发生器。Z6人生的磨难是很多的,所以我们不可对于每一件轻微的伤害都过于敏感。在生活磨难面前,精神上的坚强和无动于衷是我们抵抗罪恶和人生意外的最好武器。:..产的不是粮食,而是真理。如果只能滋生瞑想和幻想的话,即使再大的才能也只是砂地或盐池,那上面连小草也长不出来的。1解:T=t+t=+?=(R+2R)C==①(R?R)CR?R占空比q=1=12=12=②(R?2R)CR?2R01212由①得70(R+2R)C=ls③12由②得R=2R④21取,再将④代入③得R=,R=。,时序电路必须含有。(a)门电路(b)存储电路(c)RC电路(d)、外输入输出逻辑关系的方程中,表明该电路为时序逻辑电路。(a)Z(t)=F[X(t),Q(t)](b)W(t)=H[X(t),Q(t)]nnnnnn(c)Q(t)=G[W(t),Q(t)](d)Y(t)=G[X(t),Q(t)]n+。(a)时钟方程(b)状态方程(c)状态转换表(d),知其有效状态中的最大数为1100,则欠妥的描述是。(a)模10计数器(b)计数容量为10(c)十进制计数器(d),若采用十进制集成计数器,则各级的分频系zz数为。(a)(3,6,10,10,10)(b)(4,9,10,10,10)(c)(3,12,10,10,10)(d)(6,3,10,10,10),不宜采用方法。(a)置最小数(b)反馈复位(c)反馈预置(d),宜采用电路。CP(a)计数器(b)分频器(c)移位寄存器(d),可用。(a)计数器(b)分频器(c)移位寄存器(d)脉冲发生器二、填空题(请在空格中填上合适的词语,将题中的论述补充完整),其他任何操作都必须借助于的计数器。,采用控制计数循环的方法实现的电路工作较为可靠。。,若所有Q同时输出,则为功能;若仅由最高位输出,则为功能。。,其工作循环的独立状态数为。,被称为寄存器,其n-1SR7人生的磨难是很多的,所以我们不可对于每一件轻微的伤害都过于敏感。在生活磨难面前,精神上的坚强和无动于衷是我们抵抗罪恶和人生意外的最好武器。:..产的不是粮食,而是真理。如果只能滋生瞑想和幻想的话,即使再大的才能也只是砂地或盐池,那上面连小草也长不出来的。工作循环的独立状态数为。。现有异步十进制加法集成计数器74290,要求(1)试用74290设计5421码十进制计数器;(2)列出计数器态序表;(3)画出各Q的波形图。解:本题的目的是让学****者了解74290构成十进制计数器的另一种方法,了解5421BCD码,认识其计数态序表和工作波形图。(1)只要将外CP送入74290的CP,而将Q接到CP,即可构成5421BCD计数器,电130路逻辑图如图。此时,其输出高低位顺序与前不同,为QQQQ,如外端子标注QQQQ。03213210(2)计数态序表CPQQQQ321000000100012001030011401005100061001710108101191100(3)5421BCD计数器的波形如图。试用同步十进制集成计数器74160设计同步六十进制计数器。解:本题的目的是为了进一步练****用M进制集成计数器增模设计N>M的任意进制计数器时,级间连接(控制)方式。(1)N=60=6×10=N×N;2(2)LD=QQCO,DDD=S=000,(N=10,自然完成十进制,无需控制)。264165401(3)。(a)RAM(b)DRAM(c)ROM(d)。(a)SRAM(b)ROM(c)DRAM(d)。(a)2n(b)22n(c)>22n(d)<。(a)2n(b)22n(c)>22n(d)<×4的DRAM芯片通过扩展可以获得4M×8的存储器。(a)位(b)字(c)复合(d)位或字8人生的磨难是很多的,所以我们不可对于每一件轻微的伤害都过于敏感。在生活磨难面前,精神上的坚强和无动于衷是我们抵抗罪恶和人生意外的最好武器。:..产的不是粮食,而是真理。如果只能滋生瞑想和幻想的话,即使再大的才能也只是砂地或盐池,那上面连小草也长不出来的。。(a)不(b)电(c)紫外线(d)。(a)不(b)紫外线(c)电(d)。(a)EPROM(b)E2PROM(c)PLA(d)、表格和大量固定数据,但它不可以用来实现。(a)代码转换(b)逻辑函数(c)乘法运算(d),中的信息能够保持不变。(a)RAM(P(c)ROM(d)MUX二、填空题(请在空格中填上合适的词语,将题中的论述补充完整)、PAL和GAL这一类半定制芯片称为逻辑器件。,因此可用阵列图来描述它。它的与阵列(地址译码器)是的,它的或阵列是的。,它的与阵列是的,它的或阵列是的。:它的每一个输出端上都有一个。,因此无需紫外线照射即可随时进行修改逻辑。。。。,就会丢失所有的逻辑功能的高密度可编程逻辑器件是。。存储容量为512×4、8K×8和256K×1的SRAM各有多少根外部地址线和数据线?解:本题的目的是搞清RAM存储容量与外地址线和数据线数的关系,常用的方法是先把存储容量改写成2n×m的形式,则对一般较小容量SRAM,地址线数为n、数据线数为m。本题各RAM外部地址线和数据线数如表所示RAM地址线数(n)数据线数(m)512×4948K×8138256K×1181DRAM4164有2根片选线(RAS和CAS)、8根地址线和1根数据线。请判断它的存储容量为多少?解:本题的目的是搞清复用地址线的DRAM存储容量与外地址线和数据线数的关系。对一般DRAM,由于存储容量较大,地址线采用复用方式,存储容量与地址线和数据线数的关系为:存储容量=22n×m。故4164的存储容量=216×1=64K×1。试提出数字频率计的三种设计方案,比较各种方案的特点。如果用HDPLD来实现,设计方案是最佳吗?简述理由。答:如果是考虑本课程已经学过的内容,数字频率计的三种设计方案为(1)以门电路和触发器等小规模集成电路为主的设计方案;9人生的磨难是很多的,所以我们不可对于每一件轻微的伤害都过于敏感。在生活磨难面前,精神上的坚强和无动于衷是我们抵抗罪恶和人生意外的最好武器。:..产的不是粮食,而是真理。如果只能滋生瞑想和幻想的话,即使再大的才能也只是砂地或盐池,那上面连小草也长不出来的。(2)以计数器、译码器等中规模集成电路为主的设计方案;(3)以HDPLD、FPGA等高密度可编程逻辑电路为主的设计方案,特点是IC数量少、设计周期短。比较以上方案,显然用HDPLD来实现的设计方案是最佳。但是如果用数字频率计专用集成电路来设计,方案可能会更好,这显然已超过了本课程的范围。,权电流网络D/A转换器的主要优点是消除了对转换精度的影响。(a)网络电阻精度(b)模拟开关导通电阻(c)电流建立时间(d)。(a)加法器(b)程控放大器(c)数-模转换(d),要求输入每变化20mV,输出信号的最低位(LSB)发生变化,应选用位ADC。(a)6(b)8(c)10(d),要求ADC的分辨率小于10mV,最少应选用位ADC。(a)6(b)8(c)10(d),它便具有的优点。1(a)较高转换精度(b)极强抗50Hz干扰(c)较快的转换速度(d)。(a)几十纳秒(b)几十微秒(c)几十毫秒(d)。(a)几十纳秒(b)几十微秒(c)几百微秒(d)-保持器按一定取样周期把时域上信号变为时域上信号。(a)连续变化的(b)模拟(c)离散的(d)数字二、填空题(请在空格中填上合适的词语,将题中的论述补充完整)。,DAC输出的模拟电压△值。,则它的最大输出电压。△。,则它的输出D为,最大的输入电压U△nImax为。,集成ADC可分为,和模-数转换器。一个8位D/,它的单位量化电压为多少伏?当输入代码分别为10000000、10001000时,输出电压u为多少伏?o解:目的是搞清楚D/A转换器最大输出和单位量化电压的关系。DAC的单位量化电压U=u/(281)=△omax输入代码为10000000时u=DU=128×=△输入代码为10001000时u=D