文档介绍：该【2022年齐鲁工业大学软件工程专业《计算机系统结构》科目期末试卷B(有答案) 】是由【1781111****】上传分享，文档一共【16】页，该文档可以免费在线阅读，需要了解更多关于【2022年齐鲁工业大学软件工程专业《计算机系统结构》科目期末试卷B(有答案) 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:..年齐鲁工业大学软件工程专业《计算机系统结构》科目期末试卷B(有答案)、CRAY-I的流水线是()、不同系列的机器之间,实现软件移植的途径不包括()、系列机软件应做到()。,,,,力争向下兼容4、在多用户机器上,应用程序员不能使用的指令是()A.“执行”指令B.“访管”指令C.“启动IO”指令D“测试与置定”指令:..)。、向下设计6、计算机组成设计不考虑()。、开发并行的途径有(),资源重复和资源共享。、直接执行微指令的是():..()。、费林按指令流和数据流的多倍性把计算机系统分类,这里的多倍性指()。。。。、填空题11、程序在空间上的局部性主要是因为程序通常是________地存储和执行,数据通常是外地存贮。12、虚拟存贮器是增加辅助________件。使主、辅存形成整体,速度接近于________存的。容量是辅存的。13、指令系统是软件设计人员与硬件设计人员之间的一个主要________,也是他们之间互相沟通的一座桥梁。在计算机系统的设计过程中,________的设计是非常关键的,它必须由软件设计人员和硬件设计人员共同来完成。14、在一般标量流水线处理机中,通常把一条指令的执行过程分解为取指令、________和________、写回结果4级流水线,每一级的执行时间为个基本时钟周期。15、一个程序在计算机上运行,花费的CPU时间为CPU的时钟周期乘以该程序所有机器指令使用CPU的时钟周期数,即CPU时间=________×________16、动态多级互连网络可分为________和________非阻塞网3种类型。:..________法、输入输出对应表示法、________18、三级存储系统是________、________、磁盘存储器。19、开发并行性是为了并行处理,并行性又包括有________和________二重含义。20、多功能流水线各功能段同时可按不同运算或功能联接工作,称此流水线为________流水线。三、判断题21、多处理机中,两个程序段之间若有先写后读的数据相关,则不能并行,但任何情况下可以交换串行。()22、流水线的吞吐率是流水线单位时间输出结果的数量。()23、延迟转移技术是RISC关键技术之一。()24、流水机器处理中断应着眼于解决断点现场如何保存和恢复,并不在于如何缩短断流的时间,去追求流水的高吞吐率和高效率。()25、总线仲裁算法有:静态优先级算法、固定时间片算法、动态优先级算法和先来先去服务算法。()26、多处理机中,两个程序段之间若同时有先写后读和先读后写2种相关,以交换数据为目的时,则必须并行执行,读写要完全同步,允许顺序串行和交换串行。()27、由于Cache存储器的地址变换和块替换算法是全硬件实现的,则Cache存储器对系统程序员是不透明的,Cache对处理机和主存间的信息交换是透明的。()28、OPT是STACK型替换算法。()29、在一段时间内相继发射多个任务,体现了并发性概念。()30、时间是衡量计算机性能的主要标准。()四、名词解释31、分布式共享多处理机::..Beowulf机群:33、向上(下)兼容:34、顺序流水线::..36、容量失效:五、简答题37、简述减小Cache失效开销的几种方法。38、表示寻址方式的主要方法有哪些?简述这些方法的优缺点。:..Cache性能的方法有哪几种?简述其基本思想。40、指令集应满足哪几个基本要求?41、简述RISC指令集结构的设计原则。:..、某向量处理机有16个向量寄存器,其中V0~V5中分别放有向量A、B、C、D、E、F,向量长度均为8,向量各元素均为浮点数;处理部件采用两条单功能流水线,加法功能部件时间为2拍,乘法功能部件时间为3拍。采用类似于CARY-1的链接技术,先计算(A+B)*C,在流水线不停流的情况下,接着计算(D+E)*F。(1)求此链接流水线的通过时间?(设寄存器入、出各需1拍)(2)假如每拍时间为50ns,完成这些计算并把结果存进相应寄存器,此处理部件的实际吞吐率为多少MFLOPS?43、写出三级Cache的平均访问时间的公式。:..1拍附加延迟,对于下列代码,请按要求进行指令调度。LWR4,(R5)LWR7,(R8)DADDR9,R4,R7LDR10,(R11)DMULR12,R13,R14DSUBR2,R3,R1SWR15,(R2)DMULR21,R4,R7SWR23,(R22)SWR21,(R24)(1)假设两路功能部件中同时最多只有一路可以是访问存储器的操作,同时也最多只有一路可以是运算操作,指令顺序不变。(2)假设两路功能部件均可以执行任何操作,指令顺序不变。(3)假设指令窗口足够大,指令可以乱序(out-of-order)流出,两路功能部件均可以执行任何操作。:..:..一、选择题、【答案】A2、【答案】B3、【答案】B4、【答案】C5、【答案】D6、【答案】B7、【答案】D8、【答案】C9、【答案】A10、【答案】C二、填空题11、【答案】本外12、【答案】软硬主13、【答案】分界面指令系统14、【答案】译码执行15、【答案】CPU时钟周期数,时钟周期16、【答案】阻塞网可重排非阻塞网17、【答案】函数表示法图形表示法:..主存储器19、【答案】同时性并发性20、【答案】动态三、判断题21、【答案】错22、【答案】对23、【答案】对24、【答案】错25、【答案】对26、【答案】错27、【答案】错28、【答案】对29、【答案】对30、【答案】对四、名词解释31、答:它的共享存储器分布在各台处理机中,每台处理机都带有自己的本地存储器,组成一个“处理机-存储器”单元。但是这些分布在各台处理机中的实际存储器又合在一起统一编址,在逻辑上组成一个共享存储器。这些处理机存储器单元通过互连网络连接在一起,每台处理机除了能访问本地存储器外,还能通过互连网络直接访问在其他处理机存储器单元中的“远程存储器”。32、答:使用普通的硬件加上Linux操作系统、再加上GNU开发环境以及PVM/MPI共享库所构建的机群。它一方面集中了那些相对较小的机器的计算能力,能够以很高的性能价格比提供与大型机相当的性能,另一方面也保证了软件环境的稳定性。:..34、答:流水线输出端任务流出的顺序与输入端任务流入的顺序完全相同。35、答:又称为宏流水线。它是把多个处理机串行连接起来,对同一数据流进行处理,每个处理机完成整个任务中的一部分。前一个处理机的输出结果存入存储器中,作为后一个处理机的输入。36、答:如果程序在执行时,所需要的块不能全部调入Cache中,则当某些块被替换后又重新被访问,就会产生失效,这种失效就称作容量失效。五、简答题37、答:让读失效优先于写、写缓冲合并、请求字处理技术、非阻塞Cache或非锁定Cache技术、采用二级Cache。38、答:表示寻址方式有两种常用的方法:(1)将寻址方式编于操作码中,由操作码在描述指令的同时也描述了相应的寻址方式。这种方式译码快,但操作码和寻址方式的结合不仅增加了指令的条数,导致了指令的多样性,而且增加了CPU对指令译码的难度。(2)为每个操作数设置一个地址描述符,由该地址描述符表示相应操作数的寻址方式。这种方式译码较慢,但操作码和寻址独立,易于指令扩展。39、答:(1)数组合并。通过提高空间局部性来减少失效次数。有些程序同时用相同的索引来访问若干个数组的同一维,这些访问可能会相互干扰,导致冲突失效,可以将这些相互独立的数组合并成一个复合数组,使得一个Cache块中能包含全部所需元素。(2)内外循环交换。循环嵌套时,程序没有按数据在存储器中的顺序访问。只要简单地交换内外循环,就能使程序按数据在存储器中的存储顺序进行访问。(3)循环融合。有些程序含有几部分独立的程序段,它们用相同的循环访问同样的数组,对相同的数据作不同的运算。通过将它们融合成一个单一循环,能使读入Cache的数据被替换出去之前得到反复的使用。(4)分块。通过改进时间局部性来减少失效。分块不是对数组的整行或整列进行访问,而是对子矩阵或块进行操作。:..完整性是指在一个有限可用的存储空间内,对于任何可解的问题,编制计算程序时,指令集所提供的指令足够使用。规整性主要包括对称性和均匀性。对称性是指所有与指令集有关的存储单元的使用、操作码的设置等都是对称的。均匀性是指对于各种不同的操作数类型、字长、操作种类和数据存储单元,指令的设置都要同等对待。高效率是指指令的执行速度快、使用频度高。41、答:(1)选取使用频率最高的指令,并补充一些最有用的指令;(2)每条指令的功能应尽可能简单,并在一个机器周期内完成;(3)所有指令长度均相同;(4)只有Load和Store操作指令才访问存储器,其它指令操作均在寄存器之间进行;(5)以简单有效的方式支持高级语言。六综合题42、解:(1)我们在这里假设A+B的中间结果放在V6中,(A+B)×C地最后结果放在V7中,D+E地中间结果放在V8中,(D+E)×F的最后结果放在V9中。具体实现参考下图:V0AV1BV6V2CV7向量加向量乘V3DV4EV8V5FV9通过时间应该为前者((A+B)×C)通过的时间::..=(1+2+1)+(1+3+1)=9(拍)(2)在做完(A+B)×C之后,作(C+D)×E就不需要通过时间了。V6←A+BV7←V6×CV8←D+ET?T通过+(8-1)?8?24(拍)?1200(ns)32TP?←V8×F43、解:平均访存时间=命中时间+失效率×失效开销只有第I层失效时才会访问第I+1。设三级Cache的命中率分别为HL1、Hl2、HL3,失效率分别为Ml1、Ml2、ML3,第Cache的失效开销为PL3。三级平均访问时间T=HL1+Ml1{Hl2+Ml2(HL3+ML3×PL3)}A44、解:(1)第二路LWR4,(R5)LWR7,(R8)DADDR9,R4,R7LDR10,(R11)DMULR12,R13,R14DSUBR2,R3,R1SWR15,(R2):..R21,R4,R7SWR23,(R22)SWR21,(R24))第二路LWR4,(R5)LWR7,(R8)DADDR9,R4,R7LDR10,(R11)DMULR12,R13,R14DSUBR2,R3,R1SWR15,(R2)DMULR21,R4,R7SWR23,(R22)SWR21,(R24)(3)第一路第二路LWR4,(R5)LWR7,(R8)DSUBR2,R3,R1LDR10,(R11)SWR23,(R22)DMULR12,R13,R14DADDR9,R4,R7DMULR21,R4,R7SWR15,(R2)SWR21,(R24)