1 / 14
文档名称:

2022年湖南工学院软件工程专业《计算机系统结构》科目期末试卷A(有答案).pdf

格式:pdf   大小:1,079KB   页数:14页
下载后只包含 1 个 PDF 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

2022年湖南工学院软件工程专业《计算机系统结构》科目期末试卷A(有答案).pdf

上传人:1781111**** 2024/5/11 文件大小:1.05 MB

下载得到文件列表

2022年湖南工学院软件工程专业《计算机系统结构》科目期末试卷A(有答案).pdf

相关文档

文档介绍

文档介绍:该【2022年湖南工学院软件工程专业《计算机系统结构》科目期末试卷A(有答案) 】是由【1781111****】上传分享,文档一共【14】页,该文档可以免费在线阅读,需要了解更多关于【2022年湖南工学院软件工程专业《计算机系统结构》科目期末试卷A(有答案) 】的内容,可以使用淘豆网的站内搜索功能,选择自己适合的文档,以下文字是截取该文章内的部分文字,如需要获得完整电子版,请下载此文档到您的设备,方便您编辑和打印。:..年湖南工学院软件工程专业《计算机系统结构》科目期末试卷A(有答案)、对汇编语言程序员透明的是().、块冲突概率最高的Cache地址映象方式是()、虚拟存储器常用的地址映象方式是()、1TFLOPS计算机能力,1TBYTE/S的I/O带宽和()称为计算机系统的3T性能目标。A,1TBYTE硬盘容量:..、下列关于标量流水机的说法不正确的是()、数组进行运算6、计算机系统结构不包括()。、流水机器对全局性相关的处理不包括()、对机器语言程序员透明的是():..、直接执行微指令的是()、与流水线最大吞吐率高低有关的是()、填空题11、基于寄存器-寄存器的向量指令是指________来自________或把操作后的结果写入向量寄存器。这类指令是向量指令集中最重要的指令。12、段页式虚拟存储器的内部地址映象表机构有________表和________表两部分。13、段式存储管理是指________,为此每道程序在系统中都有一个________14、先行控制(Look-ahead)技术的关键是缓冲技术和预处理技术,以及这两者的相结合,通过对________和数据流的预处理和缓冲,能够尽量使________和________独立地工作,并始终处于忙碌状态。15、Cache系统的加速比是命中率H和________与________比值的函数:..________和________17、在虚拟存储器中有三种地址空间,一种是应用程序员用来编写程序的地址空间,称为________,第二种是________的地址空间,第三种是辅存地址空间,也就是磁盘存储器的地址空间。它们对应的三种地址分别是________、________主存地址和________。18、虚拟存贮器主要是为解决主存________满足不了要求发展出来的。19、多功能流水线各功能段同时可按不同运算或功能联接工作,称此流水线为________流水线。20、互连函数通常有的表示方法有________法、输入输出对应表示法、________三、判断题21、二进制数表示数据信息较之二一十进制数表示,其存贮空间利用率低,运算速度要快。()22、流水线的效率是流水线的设备利用率。()23、硬件上设置多条相同的流水线,可实现超标量流水线。()24、多处理机中,两个程序段之间若有先写后读的数据相关,则不能并行,但任何情况下可以交换串行。()25、指令存储器的作用是存放并执行指令。()26、系列机应用软件应做到向前兼容,力争向下兼容。()27、页面失效请求可以在每条指令执行到末尾时检测,以便在此时看是否调页。()28、超标量功能流水线能完成执行多种指令的功能。()29、条件转移是局部相关。()30、标志符与每个数据相连,合存于相邻存储单元,用于描述单个数据的类型特征。()四、名词解释:..RAID:32、写更新协议:33、计算机组成:34、部件级流水线::..36、组相联映象:五、简答题37、组相联Cache的失效率比相同容量直接映象Cache的失效率低。由此能否得出结论:采用组相联一定能带来性能上的提高?为什么?:..同步总线和异步总线各有什么优缺点?39、简述Tomasulo算法的基本思想。40、从执行程序的角度来看,并行性等级从低到高可分为:41、根据CPU性能公式简述RISC指令集结构计算机和CISC指令集结构计算机的性能特点。:..、采用排队锁和fetch-and-increment重新实现栅栏同步,并将它们分别与采用旋转锁实现的栅栏同步进行性能比较。43、假设分支目标缓冲的命中率为90%,程序中无条件转移指令的比例为5%,没有无条件转移指令的程序CPI值为1。假设分支目标缓冲中包含分支目标指令,允许无条件转移指令进入分支目标缓冲,则程序的CPI值为多少?:..Cache和两路组相联Cache的平均访问时间以及CPU的性能。由计算结果能得出什么结论?1),时钟周期为2ns,;(2)两者Cache容量均为64KB,块大小都是32字节;(3)组相联Cache中的多路选择器使CPU的时钟周期增加了10%;(4)这两种Cache的失效开销都是80ns;(5)命中时间为1个时钟周期;(6)%,%。:..一、选择题、【答案】A2、【答案】C3、【答案】A4、【答案】C5、【答案】C6、【答案】A7、【答案】D8、【答案】B9、【答案】C10、【答案】C二、填空题11、【答案】参加运算操作的向量向量寄存器12、【答案】快慢13、【答案】主存按段分配的存储管理方式段表14、【答案】指令流指令分析部件指令执行部件15、【答案】主存周期Cache周期16、【答案】地址码的高位交叉编址地址码的低位交叉编址17、【答案】虚拟地址空间主存储器虚拟地址辅存地址:..19、【答案】动态20、【答案】函数表示法图形表示法三、判断题21、【答案】错22、【答案】对23、【答案】对24、【答案】错25、【答案】错26、【答案】错27、【答案】错28、【答案】对29、【答案】错30、【答案】错四、名词解释31、答:廉价磁盘冗余阵列或独立磁盘冗余阵列。32、答:当一个处理器对某数据项进行写入时,它把该新数据广播给所有其它Cache。这些Cache用该新数据对其中的副本进行更新。33、答:计算机系统结构的逻辑实现,包含物理机器级中的数据流和控制流的组成以及逻辑设计等。:..能够按流水方式进行。这种流水线也称为运算操作流水线。35、答:如果两条指令使用了相同的名,但是它们之间并没有数据流动,则称这两条指令存在名相关。36、答:主存中的每一块可以放置到Cache中唯一的一组中任何一个地方(Cache分成若干组,每组由若干块构成)。五、简答题37、答:不一定。因为组相联命中率的提高是以增加命中时间为代价的,组相联需要增加多路选择开关。38、答:(1)同步总线。同步总线上所有设备通过统一的总线系统时钟进行同步。同步总线成本低,因为它不需要设备之间互相确定时序的逻辑。但是其缺点是总线操作必须以相同的速度运行。(2)异步总线。异步总线上的设备之间没有统一的系统时钟,设备自己内部定时。设备之间的信息传送用总线发送器和接收器控制。异步总线容易适应更广泛的设备类型,扩充总线时不用担心时钟时序和时钟同步问题。但在传输时,异步总线需要额外的同步开销。39、答:核心思想是:①记录和检测指令相关,操作数一旦就绪就立即执行,把发生RAW冲突的可能性减小到最少;②通过寄存器换名来消除WAR冲突和WAW冲突。寄存器换名是通过保留站来实现,它保存等待流出和正在流出指令所需要的操作数。基本思想:只要操作数有效,就将其取到保留站,避免指令流出时才到寄存器中取数据,这就使得即将执行的指令从相应的保留站中取得操作数,而不是从寄存器中。指令的执行结果也是直接送到等待数据的其它保留站中去。因而,对于连续的寄存器写,只有最后一个才真正更新寄存器中的内容。一条指令流出时,存放操作数的寄存器名被换成为对应于该寄存器保留站的名称(编号)。40、答:(1)指令内部并行:单条指令中各微操作之间的并行;:..)指令级并行:并行执行两条或两条以上的指令;(3)线程级并行:并行执行两个或两个以上的线程,通常是以一个进程内派生的多个线程为调度单位;(4)任务级或过程级并行:并行执行两个或两个以上的过程或任务(程序段),以子程序或进程为调度单元;(5)作业或程序级并行:并行执行两个或两个以上的作业或程序。41、答:CPU性能公式:CPU时间=IC×CPI×T其中,IC为目标程序被执行的指令条数,CPI为指令平均执行周期数,T是时钟周期的时间。相同功能的CISC目标程序的指令条ISC少于RISC的ICRISC,但是CISC的CPICISC和TCISC都大于RISC的CPIRISC和TRISC,因此,CISC目标程序的执行时间比RISC的更长。六综合题42、解:fetch-and-increment(count);if(count=total){//进程全部到达count=0;//重置计数器release=1;//释放进程}else{//还有进程未到达spin(release=1);//等待信号}当有N个处理器时,上述代码执行fetch-and-increment操作N次,当访问释放操作的时候,有N个Cache未命中。当最后一个处理器到达栅栏条件后,release被置为“1”,此时有N-1个Cache未命中(对于最后一个到达栅栏的处理器,当它读release的时候,将在主存中命中)。所以,共有3N-1次总线传输操作。如果有10个处理器,则共有29次总线传输操作,总共需要2900个时钟周期。:..x,则有:1+5%×x==2当分支目标缓冲命中时,无条件转移指令的延迟为0。所以程序的CPI=1+2×5%×(1-90%)=、解:平均访问时间=命中时间+失效率×失效开销平均访问时间=+%*80=-路平均访问时间=*(1+10%)+%*80=-路两路组相联的平均访问时间比较低CPU=(CPU+存储等待周期)*时钟周期time执行CPU=IC(CPI+总失效次数/指令总数*失效开销)*时钟周期time执行=IC((CPI*时钟周期)+(每条指令的访存次数*失效率*失效开销*时钟周期))执行CPU=IC(*2+**80)=-wayCPU=IC(*2+**80)=-wayCPU相对性能比:time?=?,。因此这里选择两路组相联。