文档介绍：该【2022年深圳大学计算机科学与技术专业《计算机系统结构》科目期末试卷B(有答案) 】是由【1781111****】上传分享，文档一共【18】页，该文档可以免费在线阅读，需要了解更多关于【2022年深圳大学计算机科学与技术专业《计算机系统结构》科目期末试卷B(有答案) 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:..年深圳大学计算机科学与技术专业《计算机系统结构》科目期末试卷B(有答案)、不同系列的机器之间,实现软件移植的途径不包括()。、下列说法正确的是()、外部设备打印机适合于连接到()。、从中间开始设计的中间目前多数是在()。:..、在操作系统机器级,一般用()程序()作业控制语句。,,,,翻译6、计算机组成设计不考虑()、传统机器语言机器级,是用()来()机器指令。,,,,翻译8、从计算机系统结构上讲,机器语言程序员所看到的机器属性是():..。9、下列关于虚拟存贮器的说法,比较正确的应当是(),改用堆栈型替换算法,并增大主存容量,可提高命中率10、IBM360/91对指令中断的处理方法是()、下列说法正确的是(),。,使速度与CPU匹配12、若输入流水线的指令既无局部性相关,也不存在全局性相关,则()。:..、下列关于标量流水机的说法不正确的是()、数组进行运算14、属计算机系统结构考虑的是()、计算机中优化使用的操作码编码方法是()。(书上为扩展编码法)A哈夫曼编码BASCII码CBCD码D扩展操作码二、填空题16、CPU写Cache不命中时,除写入主存外,同时还将含该字的主存块调入Cache。称此分配法为________分配法。:..________和________18、寻径的基本原则是:________或________19、并行性概念包含________性和________性。20、三级存储系统是________、________、磁盘存储器。21、多功能流水线各功能段同时只能按某一种功能联接的称为________流水线。22、段式存储管理是指________,为此每道程序在系统中都有一个________23、浮点数阶码位数影响数的可表示________大小,尾数位数影响数的可表示________大小。24、流水线消除速度瓶颈的方法有________和瓶颈子过程多套并联两种。25、交叉访问存储器通常有两种交叉编址方式:________和________三、判断题26、磁盘设备在数据传送时,数据宽度宜采用单字或单宇节。()27、与重叠机器一样,流水机器在遇到转移指令,尤其是条件转移指令时,效率也会显著下降。()28、指令间的读写相关是全局相关。()29、条件转移是局部相关。()30、指令存储器的作用是存放并执行指令。()31、时间是衡量计算机性能的主要标准。()32、系统是否设浮点运算指令,对计算机系统结构是透明的。()33、要使线性流水线的实际吞吐率接近于理想的最大吞吐率,应将子过程数分得越多越好。()34、在一段时间内相继发射多个任务,体现了并发性概念。():..)四、名词解释36、测试程序套件:37、程序的局部性原理:38、粗粒度多线程技术:39、动态流水线::..41、强制性失效:五、简答题42、通过编译器对程序优化来改进Cache性能的方法有哪几种?简述其基本思想。:..44、组相联Cache的失效率比相同容量直接映象Cache的失效率低。由此能否得出结论:采用组相联一定能带来性能上的提高?为什么?45、分别从执行程序的角度和处理数据的角度来看,计算机系统中并行性等级从低到高可分为哪几级?:..RISC指令集结构的设计原则。六综合题47、假设对指令Cache的访问占全部访问的75%;而对数据Cache的访问占全部访问的25%。Cache的命中时间为1个时钟周期,失效开销为50个时钟周期,在混合Cache中一次load或store操作访问Cache的命中时间都要增加一个时钟周期,%,%,%。又假设采用写直达策略,且有一个写缓冲器,并且忽略写缓冲器引起的等待。试问指令Cache和数据Cache容量均为32KB的分离Cache和容量为64KB的混合Cache相比,哪种Cache的失效率更低?两种情况下平均访存时间各是多少?48、某向量处理机有16个向量寄存器,其中V0~V5中分别放有向量A、B、C、D、E、F,向量长度均为8,向量各元素均为浮点数;处理部件采用两条单功能流水线,加法功:..拍,乘法功能部件时间为3拍。采用类似于CARY-1的链接技术,先计算(A+B)*C,在流水线不停流的情况下,接着计算(D+E)*F。(1)求此链接流水线的通过时间?(设寄存器入、出各需1拍)(2)假如每拍时间为50ns,完成这些计算并把结果存进相应寄存器,此处理部件的实际吞吐率为多少MFLOPS?49、用一个N=8的三级Omega网络连接8个处理机(P~P),8个处理机的输出端07分别依序连接Omega网络的8个输入端0~7,8个处理机的输入端分别依序连接Omega网络的8个输出端0~7。如果处理机P要把数据播送给处理机P~P,处理机604P要把数据播送给处理机P~P,那么,Omega网络能否同时为它们的播送要求实现连357接?画出实现播送的Omega网络的开关状态图。:..6个功能段组成,如下图:加法S1S2S3S4S5S6乘法其中,S1、S4、S5、S6组成乘法流水线,S1、S2、S3、S6组成加法流水线,各个功能段时间均为50ns,假设该流水线的输出结果可以直接返回输入端,而且设置有足够的缓冲寄存器,若以最快的方式用该流水计算:xyziiii?11)画出时空图;(2)计算实际的吞吐率、加速比和效率。:..一、选择题、【答案】B2、【答案】В3、【答案】B4、【答案】A5、【答案】C6、【答案】B7、【答案】C8、【答案】C9、【答案】D10、【答案】A11、【答案】D12、【答案】A13、【答案】C14、【答案】C15、【答案】D二、填空题16、【答案】按写17、【答案】模拟仿真:..循环等待19、【答案】并发、同时20、【答案】高速缓冲存储器主存储器21、【答案】静态22、【答案】主存按段分配的存储管理方式段表23、【答案】范围精度24、【答案】瓶颈过程再细分25、【答案】地址码的高位交叉编址地址码的低位交叉编址三、判断题26、【答案】错27、【答案】对28、【答案】错29、【答案】错30、【答案】错31、【答案】对32、【答案】错33、【答案】错34、【答案】对35、【答案】错四、名词解释:..处理性能。37、答:程序执行时所访问的存储器地址不是随机分布的,而是相对地簇聚。包括时间局部性和空间局部性。38、答:粗粒度多线程技术是一种实现多线程的技术。只有线程发生较长时间的停顿时才切换到其他线程。39、答:动态流水线指在同一时间内,多功能流水线中的各段可以按照不同的方式连接,同时执行多种功能的流水线。它允许在某些段正在实现某种运算时,另一些段却在实现另一种运算。40、答:因硬件资源满足不了指令重叠执行的要求而发生的冲突。41、答:当第一次访问一个块时,该块不在Cache中,需要从下一级存储器中调入Cache,这就是强制性失效。五、简答题42、答:(1)数组合并。通过提高空间局部性来减少失效次数。有些程序同时用相同的索引来访问若干个数组的同一维,这些访问可能会相互干扰,导致冲突失效,可以将这些相互独立的数组合并成一个复合数组,使得一个Cache块中能包含全部所需元素。(2)内外循环交换。循环嵌套时,程序没有按数据在存储器中的顺序访问。只要简单地交换内外循环,就能使程序按数据在存储器中的存储顺序进行访问。(3)循环融合。有些程序含有几部分独立的程序段,它们用相同的循环访问同样的数组,对相同的数据作不同的运算。通过将它们融合成一个单一循环,能使读入Cache的数据被替换出去之前得到反复的使用。(4)分块。通过改进时间局部性来减少失效。分块不是对数组的整行或整列进行访问,而是对子矩阵或块进行操作。43、答:(1)指令内部并行:单条指令中各微操作之间的并行;(2)指令级并行:并行执行两条或两条以上的指令;:..)线程级并行:并行执行两个或两个以上的线程,通常是以一个进程内派生的多个线程为调度单位;(4)任务级或过程级并行:并行执行两个或两个以上的过程或任务(程序段),以子程序或进程为调度单元;(5)作业或程序级并行:并行执行两个或两个以上的作业或程序。44、答:不一定。因为组相联命中率的提高是以增加命中时间为代价的,组相联需要增加多路选择开关。45、答:从处理数据的角度来看,并行性等级从低到高可分为:(1)字串位串:每次只对一个字的一位进行处理。这是最基本的串行处理方式,不存在并行性;(2)字串位并:同时对一个字的全部位进行处理,不同字之间是串行的。已开始出现并行性;(3)字并位串:同时对许多字的同一位(称为位片)进行处理。这种方式具有较高的并行性;(4)全并行:同时对许多字的全部位或部分位进行处理。这是最高一级的并行。46、答:(1)选取使用频率最高的指令,并补充一些最有用的指令;(2)每条指令的功能应尽可能简单,并在一个机器周期内完成;(3)所有指令长度均相同;(4)只有Load和Store操作指令才访问存储器,其它指令操作均在寄存器之间进行;(5)以简单有效的方式支持高级语言。六综合题47、解:(1)根据题意,约75%的访存为取指令。:..的总体失效率为:(75%×%)+(25%×%)=%;容量为128KB的混合Cache的失效率略低一些,%。(2)平均访存时间公式可以分为指令访问和数据访问两部分:平均访存时间=指令所占的百分比×(读命中时间+读失效率×失效开销)+数据所占的百分比×(数据命中时间+数据失效率×失效开销)所以,两种结构的平均访存时间分别为:分离Cache的平均访存时间=75%×(1+%×50)+25%×(1+%×50)=(75%×)+(25%×)==75%×(1+%×50)+25%×(1+1+%×50)=(75%×)+(25%×)=,尽管分离Cache的实际失效率比混合Cache的高,但其平均访存时间反而较低。分离Cache提供了两个端口,消除了结构相关。48、解:(1)我们在这里假设A+B的中间结果放在V6中,(A+B)×C地最后结果放在V7中,D+E地中间结果放在V8中,(D+E)×F的最后结果放在V9中。具体实现参考下图:V0AV1BV6V2CV7向量加向量乘V3DV4EV8V5FV9通过时间应该为前者((A+B)×C)通过的时间:T=(1+2+1)+(1+3+1)=9(拍)通过(2)在做完(A+B)×C之后,作(C+D)×E就不需要通过时间了。:..←ABV7←V6×CV8←D+ET?T通过+(8-1)?8?24(拍)?1200(ns)32TP?←V8×F49、解:Omega网络使用的2×2开关有4种状态:直送、交叉、上播、下播。置换连接只使用直送和交叉状态,播送连接还需要使用上播和下播状态。分别画出实现处理机P6和P的播送连接要求使用的开关状态,如果没有开关状态和开关输出端争用冲突,就可3以使用播送连接。实际上,它们的播送要求没有冲突,因此,可以同时实现,同时实现的Omega网络开关状态图如下所示。001122334455667750、解:机器一共要做10次乘法,4次加法。:..