文档介绍：该【2022年北京化工大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案) 】是由【青山代下】上传分享，文档一共【17】页，该文档可以免费在线阅读，需要了解更多关于【2022年北京化工大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案) 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:..2022年北京化工大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)一、选择题1、某SRAM芯片,其容量为512×8位,除电源和接地端外,该芯片引出线的最小数目应该是()。、某计算机主存按字节编址,由4个64M×8位的DRAM芯片采用交叉编址方式构成,并与宽度为32位的存储器总线相连,主存每次最多读写32位数据。若double型变量x的主存地址为80400lAH,则读取x需要的存储周期数是()。、假定变量i、f、d的数据类型分别为int、float、double(int用补码表示,float和double用IEEE754标准中的单精度和双精度浮点数据格式表示),已知i=785,f-,d=,若在32位机器中执行下列关系表达式,则结果为真的是()。==(int)(float)iⅡ.f==(float)(int)fIⅡ.f==(float)(double)fⅣ.(d+f)-d=、Ⅱ、ⅢⅡ、ⅢⅢ、Ⅳ4、假设编译器规定int和shot类型长度分别为32位和16位,若有下列C语言语句:unsignedshortx=65530;unsignedinty=x;得到y的机器数为()。:..、组成一个运算器需要多个部件,但下面所列()不是组成运算器的部件。、内部总线(又称片内总线)是指()。、假设某存储器总线采用同步通信方式,时钟频率为50MHz,每个总线事务以突发方式传输8个字,以支持块长为8个字的Cache行读和Cache行写,,方式顺序是1个时钟周期接收地址,3个时钟周期等待存储器读数,8个时钟周期用于传输8个字。请问若全部访问都为读操作,该存储器的数据传输速率为()。.0MB/.3MB/s8、下列部件中,CPU存取速度由慢到快的排列顺序正确的是()。、主存、Cache、、主存、寄存器、、Cache、寄存器、、Cache、寄存器、外存:..9、下列关于配备32位微处理器的计算机的说法中,正确的是()。该机器的通用寄存器一般为32位Ⅱ.该机器的地址总线宽度为32位Ⅲ.,、Ⅱ、Ⅲ、Ⅳ、IⅡ、Ⅳ10、依赖硬件的数据传送方式是()。、下列有关I/O接口的叙述中,错误的是()。,I/,CPU不能用访存指令访问I/O端口12、关于通用寄存器,下列说法正确的是()。、下列说法中,正确的是()。:..,,在执行周期一定不需要访存14、某计算机主存空间为4GB,字长为32位,按字节编址,采用32位定长指令字格式。若指令按字边界对齐存放,则程序计数器(PC)和指令寄存器(IR)的位数至少分别是()。,,,,3215、在下列寻址中,()寻址方式需要先运算再访问主存。、填空题16、由于存储器芯片的容量有限,所以往往需要在______和______两方面进行扩充才能满足实际需求。17、寻址方式按操作数的物理位置不同,多使用________型和________型,前者比后者执行速度快。18、双端口存储器和多模块交叉存储器属于________存储器结构。前者采用________技术,后者采用________技术。19、形成指令寻址的方式,称为指令寻址方式,有顺序寻址和_______寻址两种,使用_______来跟踪。20、通道是一个特殊功能的______,它有自己的______专门负责数据输入输出的传输控制。21、直接内存访问(DM)方式中,DM控制器从CPU完全接管对_______的控制,数据交换不经过CPU,而直接在内存和_______之间进行。22、虚拟存储器指的是________层次,它给用户提供了一个比实际________空间大的多________空间。:..23、软磁盘和硬磁盘的_______记录方式基本相同,但在_______和_______上存在较大差别。24、堆栈是一种特殊的_______寻址方式,它采用_______原理。按构造不同,分为寄存器堆栈和_______堆栈。25、外围设备大体分为输入设备,输出设备,_________设备,_________设备,_________设备五大类。三、名词解释题26、纠错码:27、控制存储器的容量28、自陷::..29、无条件转移:四、简答题30、将指令按功能分类,一般可分为哪几类?按操作数个数分类,又可将指令分为哪几31、在DMA方式预处理(初始化)阶段,CPU通过程序送出哪些信息?:..32、什么是闪速存储器?它有哪些特点?33、CPU对DMA请求和中断请求的响应时间是否相同?为什么?五、计算题34、某计算机采用5级指令流水线,如果每级执行时间是2ns,求理想情况下该流水线的加速比和吞吐率。:..35、假设磁盘存储器转速为3000r/min,分8个扇区,每扇区存储1KB,主存与磁盘存储器数据传送的宽度为16位(即每次传送16位)。假设一条指令最长执行时间为25s。试问:是否可采用一条指令执行结束时响应DMA请求的方案,为什么?若不行,应采用什么方案?36、某32位计算机,CPU主频为800MHz,Cache命中时的CPI为4,Cache块大小为32B;主存采用8体交叉存储方式,每个体的存储字长为32位、存储周期为40ns;存储器总线宽度为32位,总线时钟频率为200MHz,支持突发传送总线事务。每次读突发传送总线事务的过程包括送首地址和命令、存储器准备数据和传送:..数据。每次突发传送32B,传送地址或32位数据均需一个总线时钟周期。请回答下列问题,要求给出理由或计算过程。1)CPU和总线的时钟周期各为多少?总线的带宽(即最大数据传输率)为多少?2)Cache缺失时,需要用几个读突发传送总线事务来完成一个主存块的读取?3)存储器总线完成一次读突发传送总线事务所需的时间是多少?4)若程序BP执行过程中,共执行了100条指令,,Cache缺失率为5%,不考虑替换等开销,则BP的CPU执行时间是多少?六、综合题37、设某机有4个中断源A、B、C、>B>C>D,现要求将中断处理顺序改为D>A>C>B。1)写出每个中断源对应的屏蔽字。2)按图所示的时间轴给出的4个中断源的请求时刻,画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。:..32位,其中阶码部分8位(含l位阶符),尾数部分24位(含1位数符),当阶码的基值分别是2和16时:1)说明基值2和16在浮点数中如何表示。2)当阶码和尾数均用补码表示,且尾数采用规格化形式时,给出这两种情况下所能表示的最大正数真值和非零最小正数真值。3)在哪种基值情况下,数的表示范围大?4)两种基值情况下,对阶和规格化操作有何不同?:..2列、第3列填写简要文字对CISC和RISC的主要特征进行对比。CISC和RISC的主要特征比较CISCRISC较内容l)指令系统2)指令数目3)指令格式4)寻址方式5)指令字长6)可访存指令7)各种指令使用须率8)各种指令执行时间9)优化编译实现10)寄存器个数11)控制器实现方式12)软件系统开发时间:..一、选择题、D2、C3、B4、B5、D6、A7、C8、A9、C10、C11、D12、D13、C14、B15、B二、填空题16、存取时间存储周期存储器带宽17、RRRS:..空间并行时间并行19、跳跃程序计数器20、处理器指令和程序21、总线I/O设备(或输入输出设备)22、主存--外存主存虚拟地址23、存储原理结构性能24、数据先进后出存储器25、外存数据通信过程控制三、名词解释题26、纠错码:能够发现某些错误并且具有自动纠错能力的数据编码。27、控制存储器的容量取决于指令的数量,每条指令的微程序长度和微指令代码的利用率。28、自陷:由CPU内部因素引起的中断(内部中断)。29、无条件转移:一种转移指令类型,不管状态如何,一律进行转移操作。四、简答题30、解析:条件相对转移指令,指令中给出操作码和相对转移偏移值,条件转移要依据转移判断条件。指令的执行步骤如下::..PC)的内容送地址寄存器。2)读内存,读出内容送指令寄存器(IR),PC内容自增1。3)执行条件转移指令时要判别指定的条件,若为真,则执行:尚未修改的PC(自增1之前的值)内容送ALU,相对转移偏移值送ALU,ALU执行加操作,。31、答:向DMA控制器及I/0接口(分离模式或集成模式均可)分别送出如下信息:A、测试设备状态,预置DMA控制器工作方式;B、主存缓冲区首址,交换量,传送方向;C、设备寻址信息,启动读/写。32、答:闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看,它属于ROM型存储器,但是它又可随机改写信息;从功能上看,它又相当于RAM,所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。闪速存储器的特点:(1)固有的非易失性,(2)廉价的高密度,(3)可直接执行,(4)、答:CPU对DMA请求和中断请求的响应时间不相同,因为两种方式的交换速度相差很大,因此CPU必须以更短的时间间隔查询并响应DMA请求(一个存取周期末)。五、计算题34、:流水线的加速比指采用流水线技术时指令的执行速度与等效的不采用流水线技术的指令执行速度之比,理想情况加速比等于流水线的级数。吞吐率指每秒钟能处理的指令数量。本题中计算机采用5级指令流水线,所以理想情况下加速比等于5。现在每完成一条指令的时间是2ns,则最大吞吐率等于1/2ns=5108。35、解析:磁盘存储器转速为3000r/min,即50r/s。每转传送的数据为8×1KB=8KB,所以数据传输率为8KB×50r/s=400KB/=16位/(400KB/s)=2B/(400KB/s)=5?s。由于5?s远小于25s,因此不能采用一:..的请求方案。应采用每个CPU机器周期末查询及响应DMA的请求方案。36、解析:1)CPU的时钟周期为1/800MHz=。总线的时钟周期为1/200MHz=5ns。总线带宽为4B×200MHz=800MB/s或4B/5ns=800MB/s。2)因为每次读突发传送32B,而Cache块大小恰好是32B,所以只需要1个读突发传送总线事务来完成一个主存块的读取。3)一次读突发传送总线事务包括一次地址传送和32B数据传送:用1个总线时钟周期传输地址,即5ns;首先,根据低位交叉存储器的工作原理,数据全部读出需要40ns+(8-1)×5ns=75ns。但是,在第40ns时,数据的读取与传输是可以重叠的,所以只需要加上最后一个体读出的数据的传输时间即可,即5ns。故读突发传送总线事物时间为5ns+75ns+5ns=85ns。4)BP的CPU执行时间包括Cache命中时的指令执行时间和Cache缺失时带来的额外开销。命中时的指令执行时间:100×4×=500ns。指令执行过程中Cache缺失时的额外开销:×100×5%×85ns=510ns。可得,BP的CPU执行时间:500ns+510ns=1010ns。六、综合题37、解析:1)在中断处理顺序改为D>A>C>B后,每个中断源新的屏蔽字如图所示。:..2)根据新的处理顺序,CPU执行程序的轨迹如图所示。38、解析:1)基值2和16在浮点数中是隐含表示的,并不出现在浮点数中。2)最大正数,也就是,尾数最大且规格化,阶码最大的数;最小正数,也就是,尾数最小且规格化(t为基值时,尾数的最高logt位不全为0的数为规格化数),2阶码最小的数。当阶码的基值是2时,最大正数::0,11…1,真值是(1-2-23)×2127;最小正数:1,0000000:0,10…0,真值是2-129。当阶码的基值是16时,最大正数:;0,11…1,真值是(1-2-23)×16127:最小正数:1,0000000:0,,真值是16-129:..3)在浮点数表示中,基值越大,表示的浮点数范围就越大,所以基值为16的浮点数表示范围大。4)对阶时,需要小阶向大阶看齐,若基值为2的浮点数尾数右移一位,阶码加1:而基值为16的浮点数尾数右移4位,阶码加1。格式化时,若基值为2的浮点数尾数最高有效位出现0,则需要尾数向末移动一位,阶码减1:而基值为16的浮点数尾数最高4位有效位全为0时,才需要尾数向左移动,每移动4位,阶码减1。39、解析:填写后的表如下所示。