1 / 11
文档名称:

基于QuartusII以及74ls192为核心的简易数字时钟设计.pdf

格式:pdf   大小:2,081KB   页数:11页
下载后只包含 1 个 PDF 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

基于QuartusII以及74ls192为核心的简易数字时钟设计.pdf

上传人:青山代下 2024/7/21 文件大小:2.03 MB

下载得到文件列表

基于QuartusII以及74ls192为核心的简易数字时钟设计.pdf

相关文档

文档介绍

文档介绍:该【基于QuartusII以及74ls192为核心的简易数字时钟设计 】是由【青山代下】上传分享,文档一共【11】页,该文档可以免费在线阅读,需要了解更多关于【基于QuartusII以及74ls192为核心的简易数字时钟设计 】的内容,可以使用淘豆网的站内搜索功能,选择自己适合的文档,以下文字是截取该文章内的部分文字,如需要获得完整电子版,请下载此文档到您的设备,方便您编辑和打印。:..基于QuartusII以及74ls192为核心的简易数字时钟设计版权信息:重庆文理学院电子电气工程学院作者:电子信息科学与技术学生廖智星该项目是利用QuartusII软件设计一个数字钟,进行试验设计和仿真调试,实现了计时,校时,校分,保持和整点报时功能,并下载到FPGA实验系统中进行调试和验证。此外还添加了显示星期,使得设计的数字钟的功能更加完善。关键字:QuartusIIEDAFPGA数字钟74ls192ThisexperimentistodesignadigitalclockusingQuartusIIsoftware,debuggingtestdesignandsimulation,toachievetiming,timing,schoolhours,maintainandthewholepointtimekeepingfunction,,:QuartusIIEDAFPGA74LS192digitalclock1:..…………………………………………………………………………………………………………………………………………………………………………75、总结………………………………………………11一、,可以完成00:00:00到23:59:59的计时功能,并在控制电路的作用下具有保持、调时的基本功能。:1)能进行正常的时、分、秒计时功能,最大计时显示23小时59分59秒。2)分别由7个数码管显示,前面6个进行时分秒的计时显示,最后一个。进行星期的显示;并且使用两个4位一体为数码管和7个独立数码管一起显示;3)点动开关Key1对星期进行加计数4)点动开关Key2对时进行加计数5)点动开关key3对分进行加计数6)点动开关Key4对秒进行加计数7)星期显示:星期显示功能是在数字钟界面显示星期,到计时到24小时时,星期上显示的数据进一位。8)保持电路:停止计时并保持显示时间不变。二、工作原理数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部2:..分组成的,控制电路按由按键电路组成。其中,脉冲发生电路将实验开发板的50Mhz的频率分成电路所需要的频率来使用;计时电路将与静、动态显示电路相连,将时间与星期显示在七段数码管上,保持电路作用时,系统停止计时并保持时间不变。其原理框图如图所示:三、,由于74ls192每计十个脉冲从进位输出一个脉冲,下一个74ls192计上一个74ls192进位端输出一的个脉开始计,相当于下一个74ls192计了100个脉冲才输出一个脉冲,下一个计1000次才输出一个脉冲,考虑到占空比,我特意做了一个仿真测试:对下图,1、2输出端进行时序仿真,一定是时序仿真!若用功能仿真清零端没延时,则输出总会被清零!3:..下面进行仿真为了使其输出不衰减,相与在输出,后面的如法炮制,进行分频,由于时序延时我最终的1s脉冲是通过多次示波器仿真得到的:下图是从50MHz分出1s的设计图:4:..并将左图生成顶层宏模块。2、计时和译码模块我采用74ls192十进制计数器和742484-7线译码器和实现计时和译码连接方法如图所示74ls192十进制计数器的功能强大可从0—9任意数开始计到任意数并输出相应值:,,十进制接法5:..:..我用74ls192的每1s计数一次的功能当数据选择器用来实现对4位一体数码管的使能端进行控制,方法同任意计数时反馈到清零端时一样,这里只不过反馈到4位一体数码管的使能端罢了,还用与门将该反馈叠加到译码器的输出端控制是哪个译码器输出,设计如下图所示:整个设计际图:简单剖析:7:..:当前时间为14点28分0秒星期48:..4FPGA开发板芯片为EP2C5T144C8N,在淘宝上可以买到静态7个led数码管9:..动态显示led数码管将开发板和芯片连线10:..点动开关部分五、总结:我们要适应软件Ⅱ软件和对应FPGA开发板用途;我们也需要掌握数字逻辑电路的知识测试的新的方面对上面设计过程进行总结:1、实验中对每一个细节部分都要全面思考,要对特殊情况进行处理;2、数字电路的理论分析要结合时序图;3、对于数字系统,要考虑同步、异步问题;4、遇到问题,要顺藤摸瓜,分析清楚,不可胡乱改动,每做一次改变都要有充分的理由;尽管很多同学朋友所做的相同内容,但所用的方法是不一样的。最简单的方法是要通过打量修改的,比如我分频器就用示波器调了一个通宵,除了学好理论知识,实际操作能力,我们还需要有毅力去做项目!对于本次设计,我很有体会;最后感谢支持我的家人和朋友以及杨守良院长的引导!11