文档介绍：脉冲异步时序逻辑电路的设计
设计方法与同步时序逻辑电路相似,但如果触发器有时钟控制端的话应将其作为激励来考虑,并注意脉冲异步时序电路对输入脉冲的两个限制条件。
例:设计一个“X1-X2-X2”脉冲序列检测器。它有两个脉冲输入端X1和X2,输出为Z。要求X1和X2不能同时出现在输入端,当输入脉冲序列为“X1-X2-X2”时,产生一个输出脉冲Z,其脉冲宽度与X2相同。
解:(1)作原始状态表和原始状态图.
A
C
D
B
X2/0
X2/1
X1/0
X1/0
X2/0
X1/0
X1/0
X2/0
Qn
Qn+1/Z
X1
X2
A
B/ 0
A/ 0
B
B/ 0
C/ 0
C
B/ 0
D/ 1
D
B/ 0
D/ 0
(2)状态化简
Qn
Qn+1/Z
X1
X2
A
B/ 0
A/ 0
B
B/ 0
C/ 0
C
B/ 0
A/ 1
Qn
Qn+1/Z
X1
X2
10
00/ 0
10/ 0
00
00/ 0
01/ 0
01
00/ 0
10/ 1
(3)状态分配
根据状态分配的基本原则,得到A=10,B=00,C=01。
D触发器的激励表:
Qn Qn+1 CP D
Qn Qn+1 CP D
0 0 d 0
0 1 1 1
1 0 1 0
1 1 d 1
1 1 0 d
1 0 1 0
0 1 1 1
0 0 0 d
设计时将D触发器的特征方程写为:
Qn+1=D CP
(4)选择触发器,确定激励函数和输出函数
X2 X1
Z
D1 CP1
D0 CP0
0 0
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0
0
0
d
d 0
d 0
d 0
d d
d 0
d 0
d 0
d d
0 1
0 0
0 1
1 0
1 1
0 0
0 0
0 0
d d
0
0
0
d
d 0
d 0
0 1
d d
d 0
0 1
d 0
d d
1 0
0 0
0 1
1 0
1 1
0 1
1 0
1 0
d d
0
1
0
d
d 0
1 1
d 0
d d
1 1
0 1
d 0
d d
00
01
11
10
00
0
0
d
0
01
0
0
d
1
11
d
d
d
d
10
0
1
d
0
X2X1
Q1Q0
CP1
00
01
11
10
00
0
0
d
1
01
0
1
d
1
11
d
d
d
d
10
0
0
d
0
X2X1
Q1Q0
CP0
00
01
11
10
00
d
d
d
d
01
d
d
d
1
11
d
d
d
d
10
d
0
d
d
X2X1
Q1Q0
D1
00
01
11
10
00
d
d
d
1
01
d
0
d
0
11
d
d
d
d
10
d
d
d
d
X2X1
Q1Q0
D0
00
01
11
10
00
0
0
d
0
01
0
0
d
1
11
d
d
d
d
10
0
0
d
0
X2X1
Q1Q0
Z
激励方程和输出方程:
(5)画逻辑电路图
Q0
Q1
X2
X1
&
&
&
D1
CP1
&
&
&
D0
CP0
&
&
Z
例:设计一个脉冲异步时序电路,该电路有3个输入端x1,x2和x3,一个输出端Z。当且仅当电路接收的输入脉冲序列为x1-x2-x3时,输出 Z由0变成为1,仅当又出现一个x2脉冲时,输出 Z才由1变为0。
典型的输入、输出波形如图所示
x1
x2
x3
Z