文档介绍：第6章
有限状态机设计
第6章有限状态机设计
概述
一般有限状态机的设计
Moore型状态机的设计
Mealy型状态机的设计
状态编码
状态机剩余状态处理
概述
关于状态机
状态机的特点
状态机的基本结构和功能
关于状态机
有限状态机(Finite State Machine FSM)是由状态寄存器和组合逻辑电路构成的,能够根据控制信号按照预先设定的状态进行状态转移,属于一种同步时序逻辑电路。
用VHDL设计的状态机的分类:
(1)按信号输出方式分:
Mealy(米立)型
outputs=f(current_states)
Moore(摩尔)型
outputs=f(current_states,inputs)
(4)从状态编码方式分:
(3)从状态表达方式分:
符号化状态机和确定状态编码的状态机.
顺序编码、一位热码编码和其他编码方式状态机
(2)从结构上分:单进程和多进程.
状态机的特点
(1)有限状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。(运行方式上类似于控制灵活和方便的CPU,在运行速度和工作可靠性方面都优于CPU)
(2)状态机的结构模式相对简单,设计方案相对固定,特别是可以定义符号化枚举类型的状态。
(3)状态机容易构成性能良好的同步时序逻辑模块。有利于消除大规模逻辑电路设计中的竞争冒险现象, 提供了多种设计方案消除电路中的毛刺.
(4)与VHDL的其他描述方式相比,状态机的VHDL表述丰富多样,程序层次分明,结构清晰,易读易懂,在排错、修改和模块移植方面也有其独到的特点。
(5)在高速运算和控制方面,状态机更有其巨大的优势。
一般由状态机构成的硬件系统比CPU所能完成同样功能的软件系统的工作速度要高3-4个数量级.
(6)就可靠性而言,状态机的优势也是十分明显的。
,不存在CPU运行软件过程中许多固有的缺陷。
。
,进入正常状态所耗的时间十分短暂(约数十个微秒),尚不足以对系统的运行构成损害。
状态机的基本结构和功能
状态
译码
器
状态
寄存
器
输出译码器
输出
输入
反馈
组合逻辑
状态
图6-1 状态机的结构示意图
状态机的两种基本操作:
(1),下一状态由状态译码器根据当前状态和输入条件决定。
(2)。