文档介绍：DSP技术及应用
陈金鹰教授
1
第二章 DSP芯片结构介绍
第一节基本性能
第二节 CPU结构
第三节内部总线结构
第四节存储器结构
第五节在片外围电路
第六节串行口
第七节与外设的接口
第八节复位与省电
第九节中断
第十节自举加载
2
1)多总线结构
2)40位算术逻辑单元(ALU)
3)17×17位并行乘法器
4)比较、选择和存储单元(CSSU)
5)指数编码器
6)两个地址发生器
第一节 C54x芯片的基本性能
3
7)数据总线
8)总线寻址空间
9)三种存储器空间
10)单指令循环和块循环
11)区分的存储块移动指令
12)32位长操作数指令
13)可编程等待状态发生器和
可编程的存储单元转换
4
14)锁相环(PLL)发生器
15)多通道缓冲串口(McBSP)
16)直接存储器访问(DMA)控制器
17)主机接口(HPI)
18)定时器
19)多种节电模式
20)JTAG接口
21)低电压工作
5
第二节 C54x芯片的CPU结构
40位算术逻辑运算单元(ALU)
2个40位累加器A和B
移位-16~30位的桶形移位寄存器
乘法器/加法器单元
比较和选择及存储单元(CSSU)
指数编码器
CPU状态和控制寄存器
包
括
7
C542的结构框图
IEEE
标准串行
端口0
标准串行
端口1
定时器
软件等待
状态发生器
PLL锁相环
时钟发生器
:×1,,2,3
:×1,4,,5
A(15-0)
5K字
程序/数据RAM
8K字
程序/数据ROM
20K字
程序ROM
17×17乘法器
40位加法器
凑整,保和运算
P比较运算单元
(Viterbi算法加速器)
EXP指数编码器
40位桶开移位
寄存器(-16,31)
40位累加器A
40位累加器B
8个辅助寄存器
2个辅助寄存器算术单元
MAC
ALU
累加器
移位器
地址产生单元
D(15-0)
8
CPU结构
EXP指数编码器
MUX
T寄存器
符号控制器
17×17乘法器
小数/整数运算控制
Y
X
40位ALU
零
饱和
取整
MUX
符号控制器
累加器A(40)
累加器B(40)
MUX
符号控制器
符号控制器
XA
YA
40位加法器
MUX
比较器
状态转移寄存器
测试控制寄存器
符号控制器
桶形移位寄存器
最高/最低有效字
选择
0
P
C
D
D
X
T
A
XM
YM
A
B
M
B
A
C
D
Y
X
T
A
B
C
D
S
S
B
A
U
E
A 累加器A
B 累加器B
C CB数据总线
D DB数据总线
E EB数据总线
M MAC单元
P PB程序总线
S 桶形移位
T T寄存器
U ALU
B
A
9
1. 算术逻辑运算单元
ALU如何获取数据
ALU输出送往何方
溢出怎么办
进位位的作用
什么是双16位算术运算
X输入端
Y输入端
输出为40位,被送往累加器A或B
要
点
10