文档介绍：《数字逻辑实验指导书》
实验一常用电子仪器使用和门电路的功能测试
一、实验目的
学会使用双迹示波器测试波形。
学会使用学习机做电子实验。
掌握门电路的逻辑功能。
熟悉门电路的输入端负载特性。
二、实验仪器设备和器件
实验仪器
数字电路实验箱(THDM-1型)
数字多用表(FK56 MULTIMETER),
数字多用表(DT-930G)
实验器件
74LS20 一块
74LS00 二块
74LS55 一块
74LS86 一块
74LS125 一块
74LS06 一块
三、实验原理
TTL门电路输入负载特性:当输入端与地之间接入电阻Ri时(如图6),因有输入电流Ii流过Ri,会使UIL提高,从而削弱了电路的抗干扰能力。当Ri增大到某一值时,UI会变成高电平,使输出逻辑状态发生变化。
CMOS门电路的输入端几乎不取电流,故其输入端对地加多大的电阻,输入端仍为低电平,输入电平几乎不受输入端电阻的影响,故对于CMOS门电路输出端的状态不会改变,这是CMOS门电路与TTL电路的不同之处。
TTL电路输入端悬空,相当于逻辑1,所以:
因为A·1=A,故对于TTL与非门(与门)多余的输入端可以悬空,但悬空易引入干扰,所以应接高电平,或与有用的输入端相连(因A·A=A),绝对不能接低电平。
因为A+1=1,故对于TTL或非门(或门)多余的输入端不允许悬空和接高电平,而应接低电平(因A+0=A),或与有用的输入端相连(因A+A=A)。
3. CMOS门电路多余的输入端不能悬空,应按逻辑功能的要求接VDD或VSS。
4. 三态门的输出有三个状态:0状态,1状态和高阻态,高阻态称为开路状态。利用三态门可以实现总线结构,还可以实现数据的双向传递。三态门之所以能实现总线结构是因为他有一个使能端,当使能端有效时,其能实现门电路的逻辑功能,当使能端无效时,输出为高阻态。多个三态门实现总线结构时,任何时刻只允许一个三态门工作,即只允许一个三态门的使能端有效,可见总线结构中的三态门是分时工作的。
5. 集电极开路的门,即OC门
普通门电路的输出端,在不能保证输出状态完全相同时,输出端不能并联,即“线与”,如图1,这种接法是错误的,若G1输出高电平,G2输出低电平,则有较大的电流流过这两个门的输出级,使门电路损坏,如图2。
图 1
图2
采用OC门可实现“线与”,如图3:
图3
但要注意,’间加上一个合适的上拉电阻RL,以保证OC门正常工作。
四、实验内容及步骤
测与非门的逻辑功能(74LS20)
①按图4接线
②测与非门的逻辑功能
填入表1,写出函数表达式。
图4
表1
输入端(逻辑状态)
输出端
A B C D
电位(V)
逻辑状态
理论值
实验值
理论值
实验值
1 1 1 1
0 1 1 1
0 0 1 1
0 0 0 1
0 0 0 0
2. 观察与非门对脉冲的控制作用:按图5(a)(b)接线,在A端输入f=1Kz的固定脉冲,用双迹示波器分别观察输入、输出波形,并记录,写出函数表达式。
(a) (b)
图5
3. 测试与非门输入端负载特性。(74LS00 CD4011)
按图6接线:
图6
①测TTL与非门(74LS00)输入端负载特性。改变电阻Ri的值(由小到大),用电压表观测UI,用指示灯L5观察输出逻辑状态的变化,当输出由高电平变为低电平(L5灯灭)时,测量并记录相应的UI值和电阻Ri值。
②测CMOS与非门CD4011的输入负载特性,改变Ri的值(由小到大),用指示灯测输出端的状态。
(二)、测与或非门的逻辑功能:
①按图7接线
②测与或非门的逻辑功能
填入表2。写出函数表达式。
图7
表2
输入端(逻辑状态)
输出端
A B C D
电位(V)
逻辑状态
理论值
实验值
理论值
实验值
1 1 0 0
1 1 0 1
0 0 1 1
0 1 1 1
0 1 0 1
0 0 0 0
(三)、测异或门的逻辑功能,填入表3,写出逻辑表达式。
表3:
输入逻辑状态
输出逻辑状态
A B
Y
理论值
测量值
0 0
0 1
1 0
1 1
(四) 三态门的功能测试及应用
①测试三态门的逻辑功能
测试接线图如图8所示
A端输入2Hz的方波信号,用电平指示灯观察输出端F1、F2,并将结果填入表4中
图8
表4:
E
控制
输入
输出
O
EN1=0
A
F1=
EN2=1
A
F2=
1
EN1=1
A
F1=
EN2=0
A
F