文档介绍：该【基于VLPE技术的碲镉汞p-on-n双层异质结材料与器件研究进展 】是由【科技星球】上传分享，文档一共【28】页，该文档可以免费在线阅读，需要了解更多关于【基于VLPE技术的碲镉汞p-on-n双层异质结材料与器件研究进展 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。基于VLPE技术的碲镉汞p-on-n双层异质结材料与器件研究进展
 
 
王文金，孔金丞，起文斌，张 阳，宋林伟，吴 军，赵 文，俞见云，覃 钢
〈综述与评论〉
基于VLPE技术的碲镉汞p-on-n双层异质结材料与器件研究进展
王文金，孔金丞，起文斌，张 阳，宋林伟，吴 军，赵 文，俞见云，覃 钢
（昆明物理研究所，云南 昆明 650223）
本文对比分析了碲镉汞p-on-n器件四种制备方式的优劣，其中，VLPE（Vertical Liquid Phase Epitaxy）技术具有原位As掺杂与高激活率的技术优势，是制备高性能p-on-n双层异质结器件的重要方式。针对该技术，从材料生长、器件工艺和器件性能方面回顾了国内外研究进展，讨论了国内外差距，明确了制约该技术发展的关键问题和技术难点，并提出了解决思路。最后，展望了VLPE技术p-on-n异质结器件的发展趋势。
碲镉汞；p-on-n；台面异质结；富汞垂直液相外延（VLPE）
0 引言
自1959年英国Lawson等人发表了首篇关于HgCdTe（MCT）的论文，并预测了该种材料的红外应用前景[1]，美国、法国、波兰以及苏联等国家相继开始实验室研究[2-4]。到目前为止，MCT材料已经过60多年的发展，实现了从体材料到外延材料的跨越，正向着超大面积、低缺陷、高少子寿命以及能带裁剪调控等方向发展。由于其带隙可调、高量子效率等优异性能，MCT是军事领域应用最广泛的红外探测材料，一直占据高端红外探测器研制的主导地位[5-7]。
MCT红外焦平面器件结构包括本征汞空位掺杂n-on-p[8]、非本征掺杂n-on-p[9]、n-on-p台面结器件[10]、n+/p高密度垂直集成光电器件[11]（High-density Vertically Integrated Photodetector, HDVIP）、As离子注入p-on-n平面结[12]、原位As掺杂p-on-n台面结、非平衡全耗尽p-π(ν)-n[13-14]以及nBn器件[15-16]等。典型的MCT红外焦平面器件结构可以概括为n-on-p和p-on-n两种类型[9,17]，如图1所示。n-on-p型器件以P型MCT材料作为吸收层，材料少子寿命由Auger7复合机制决定[18]，p-on-n型器件以N型MCT材料作为吸收层，材料少子寿命由Auger1复合机制决定[19]。由于电子和空穴Auger复合存在不对称性，P型MCT中Auger7复合速率比N型MCT中的Auger1复合速率小约3～6倍，理论上在相同载流子浓度下，P型MCT材料少子的寿命比N型MCT材料高3～6倍[18,20-21]。因此，理论上采用P型吸收层材料生长的器件极限暗电流约为N型吸收层生长的器件的1/6[18-19]。这些早期的经典理论研究奠定了采用P型MCT作为吸收层的n-on-p器件结构理论基础。
图1 MCT红外焦平面器件结构
然而，n-on-p器件结构的低暗电流性能优势需要低浓度P型吸收层作为支撑，低浓度P型材料的稳定可控制备一直是MCT材料研究中不变的主题。但受限于背景杂质浓度，P型MCT载流子浓度很难稳定可控地降低至1×1015cm－3以下[21]，到目前为止仍然只能控制在1015～1016cm－3范围，少子寿命提高受限使n-on-p器件暗电流很难达到理论预期水平[20-21]。p-on-n型器件以载流子浓度可控制在较低水平的N型材料作为吸收层，使得工程上的p-on-n型器件相对n-on-p型器件来说暗电流更小，可降低两个数量级[9]。随着红外探测器向长波/甚长波、高工作温度等方向发展，对器件暗电流提出了更高的要求，p-on-n型器件由于其在工程实现上的性能优势已成为重要的技术路线[5,17,22-24]。
p-on-n器件有以下几种制备方式：一是基于As离子注入的p-on-n平面结[12]，二是基于分子束外延技术（Molecular Beam Epitaxy，MBE）的原位As掺杂p-on-n台面结[25]，三是基于金属有机气相外延（Metal Organic Vapour Phase Epitaxy, MOVPE）的p-on-n台面结[10]；四是基于富汞垂直液相外延技术（Hg-rich Vertical Liquid-phase Epitaxy，VLPE）的原位As掺杂与激活的p-on-n台面结[24]。
本文分析了p-on-n器件几种制备方式的优劣，报道了基于VLPE技术的p-on-n双层异质结器件（Double Layer Heterojunction，DLHJ）在材料生长、器件工艺和器件性能方面的研究进展。重点分析了p-on-n DLHJ器件的国内外差距以及制约该技术发展的关键问题和技术难点，并提出了解决思路，最后对基于VLPE技术的p-on-n DLHJ器件的发展进行了展望。
1 p-on-n器件制备方式对比分析
根据相关文献报道，影响p-on-n型器件性能的因素主要有：①N型吸收层的材料质量[24]；②P型cap层的组分，以及同N型吸收层之间的界面状态[26]。N型吸收层材料质量直接决定了辐射吸收和器件性能；宽带隙cap层形成的组分梯度有利于抑制热激发[27]，降低耗尽区漏电流，同时近表面低阻区形成理想的金属接触[28]。p-on-n器件的几种制备方式如图2所示。
图2(a)所示为基于As离子注入的p-on-n平面结器件。N型吸收层采用富碲液相外延技术[12]（Te-rich Liquid Phase Epitaxy，LPE）或MBE[29]在CdZnTe（CZT）衬底上原位掺In生长得到，P型区则通过As离子注入后退火激活实现。退火分两步进行：首先，通过高温富汞退火使As原子占据Te格点激活成受主，同时修复一定的注入损伤；其次，经过低温退火调整汞空位浓度，以满足吸收层电学参数要求[12]。法国Sofradir由于高温器件发展受限[30]，将器件结构从n-on-p转向As离子注入p-on-n，2005年，Sofradir和CEA成立联合实验室DEFIR开始发展p-on-n技术[31]。2011年，报道了第一个As离子注入p-on-n平面结器件SCORPIO LW，截止波长9.******@90K，平均噪声等效温差（Noise Equivalent Temperature Difference, NETD）小于25mK，%，中波MCT器件工作温度提升至160K[30]。德国AIM的器件结构发展与Sofradir类似，从汞空位n-on-p、Au掺杂n-on-p发展到As离子注入p-on-n，中波器件工作温度达到了160K（HOT GEN2）[32]。昆明物理研究所（Kunming Institute of Physics，KIP）基于As离子注入p-on-n平面结器件实现了长波、甚长波MCT红外焦平面器件的自主研发和小批量生产，暗电流接近[12]。美国Teledyne公司则采用MBE技术生长N型MCT吸收层和表
面高组分cap层，再结合As离子注入技术制备了独特的p-on-n平面结器件，并基于该器件提出了一个衡量红外探测器性能的标准Rule 07[33]。该制备方式采用离子注入成结，平面结工艺制备，与传统的成熟n-on-p平面结器件制备工艺匹配，降低了对表面钝化的要求，但离子注入引入的损伤将在结区引入大量缺陷复合中心，增加了界面缺陷密度，低温下缺陷辅助隧穿电流将更明显[29]。
图2 p-on-n器件制备方式
图2(b)所示为基于MBE技术的p-on-n台面结器件。N型吸收层采用MBE技术在CZT或GaAs衬底上原位掺In生长得到，P型As掺杂高组层通过控制CdTe束源炉和As束源炉实现[8,34]。Rockwell早期在GaAs衬底211（B）面上生长了原位As掺杂p-on-n异质结，N型吸收层生长温度185℃，In掺杂浓度为高系数1014cm-3，P型吸收层生长温度165℃，As掺杂浓度为1017～1018cm－3。（0）为5×103Ωcm2，量子效率大于55%[35]。中国科学院上海技术物理研究所沈川等人对基于MBE技术的p-on-n器件进行了高温热退火研究[25]。结果表明，高温热退火会引起能带畸变，导致异质结界面处的价带势垒增大，减小了器件的光电流，影响器件的量子效率。该制备方式基于MBE的精准组分控制，有利于形成比较陡直的Cd组分和As掺杂浓度曲线，为后期器件退火调控提供了很好的初始界面，可实现组分梯度和能带结构的调控，进而抑制表面漏电。但仍需要在高温下实现As原子的激活，高温激活过程伴随着元素互扩散，会弱化界面，而且难以保证高激活
率；其次，MBE过程为非平衡态生长，在晶体质量方面与采用准平衡态模式生长的液相外延相比存在劣势，因此不利于开发高性能长波/甚长波器件[24]。
图2(c)所示为基于MOVPE技术的p-on-n台面结器件。MOVPE技术通过HgTe和CdTe互扩散形成HgCdTe，组分由HgTe和CdTe的厚度比例决定，通过Cd源流入反应器的时间调控。在富Cd或富Hg中，可实现施主（通常为As）与受主（通常为I）杂质的直接掺杂[36]。在GaAs衬底上，先生长一层重掺杂N型公共层，紧接着生长轻掺杂N型吸收层，最后再生长一层P型覆盖层，pn结位于中间吸收层与顶部覆盖层之间，形成p-on-n结构。英国SELEX是掌握MOVPE为数不多的研究机构，基于该技术制备的长波器件，，NETD在20～25mK范围[10,37]。该制备方式具有成本低、灵活性高、异质衬底生长等优点，同时解决了MBE技术As掺杂问题。但相对于准平衡态生长的LPE或VLPE技术，MOVPE技术制备的材料晶体质量较差，位错腐蚀坑密度（Etch Pit Density，EPD）比富碲液相外延生长的材料高两个量级[38]。
图2(d)所示为基于VLPE技术的p-on-n双层异质台面结器件。N型MCT吸收层可采用LPE[28]或VLPE[39]原位掺In生长，P型cap层采用VLPE原位掺As生长，经台面刻蚀、表面/侧壁钝化、电极开孔、金属电极沉积和倒装互连等工艺完成红外焦平面器件制备。美国Raytheon在早期技术路线选择的时候就认为异质结才是光伏探测器获得最佳性能的技术路线，大力发展了VLPE技术[40]。基于VLPE高均匀性、高晶体质量以及最重要的原位As掺杂与激活技术优势，Raytheon公司的p-on-n DLHJ材料N型吸收层和P型cap层均采用VLPE技术生长，在材料均匀性和器件性能方面都达到了世界领先水平。BAE公司早期将吸收层从N型材料转向P型材料后，便开始研制“无限源”富汞垂直浸渍液相
外延系统，基于富碲水平液相外延和VLPE技术研制了独特的背照式p-on-n DLHJ器件，形成了第二代MCT红外焦平面基线[41]。VLPE是唯一以生长方式实现As掺杂并直接激活受主的外延技术，激活率接近100%[8]。高温激活退火过程的减少，为p-on-n型器件提供了更好的初始调控界面，为器件性能提升留下空间。同时，通过cap层材料生长工艺调控掺杂浓度[42]、组分梯度[43]等实现能带结构的裁剪，可减小隧穿几率；通过掺杂浓度优化、退火处理等进一步调控界面，消除价带势垒对光生载流子的阻挡作用，可提高器件量子效率，降低暗电流[44]。
相比基于As离子注入的p-on-n平面结器件，一方面避免了离子注入引入的损伤，理论上可减少界面缺陷密度，从而抑制产生复合电流以及缺陷辅助隧穿电流[29]；表面高组分层有利于进一步抑制表面漏电流、耗尽区产生的复合电流和隧穿电流；同时，极大地简化了器件制备的工艺流程，规避了离子注入、激活退火、损伤修复等过程。与基于MBE和MOVPE技术制备的p-on-n异质结器件相比，在获得更高的As激活率的同时减少了高温激活退火过程，有利于获得晶体质量更优越的材料。综合以上分析，基于原位As掺杂与激活的VLPE技术制备p-on-n台面结器件有望在更简单的器件制备工艺下实现更低暗电流，为高性能HOT、长波以及甚长波MCT红外焦平面器件的研制提供技术方向。
2 基于VLPE技术的p-on-n DLHJ技术研究进展
材料生长
材料的厚度和组分均匀性、晶体质量、组分梯度的构建以及掺杂浓度的有效控制是实现高性能p-on-n DLHJ器件的基础[24]，从前文分析可知，VLPE技术具
有高晶体质量以及原位As掺杂与激活等优势，是制备p-on-n DLHJ器件重要技术。
基于VLPE的技术优势，美国Raytheon公司吸收层和cap层均采用VLPE技术进行生长，吸收层生长温度520℃～527℃左右，厚度均匀性≤±，截止波长极差≤±，X射线衍射双晶回摆曲线半高宽（Full Width at Half Maximum of Double Crystal Rocking Curves，DCRC-FWHM）小于40arcsec，EPD小于3×105cm－2[40]，组分极差≤±，±，In掺杂浓度2～4×1015cm－3。cap层生长温度350～375℃左右，生长厚度2mm左右，[24]。图3为Raytheon公司DLHJ器件结构和掺杂元素分布以及材料均匀性。
图3 Raytheon公司p-on-n台面结器件结构(a)[39]和掺杂元素分布(b)[24]以及材料均匀性(c)[40]
表面缺陷也是影响MCT红外焦平面器件性能的重要因素。Raytheon通过优化Cd饱和度实现了较好的表面缺陷抑制[24]。图4为Cd饱和度对VLPE MCT材料表面缺陷的影响。CdTe过饱和时，石墨舟上母液吸附层厚，材料表面缺陷密度较大；优化CdTe饱和度后，石墨舟上母液吸附层变薄，材料表面缺陷密度降低，0～10mm尺寸缺陷密度降低了96%，10～75mm尺寸缺陷密度降低了82%，75～100mm以及500mm以上尺寸缺陷密度也相应下降。为了进一步降低材料生长和器件工艺中引入的杂质或缺陷所导致的缺陷密度，Raytheon优化了工艺，降低了器件的缺陷辅助隧穿电流，提升了器件性能[39]。
美国BAE则采用LPE吸收层，%～2%左右，%，%，不同批次短波、%，长波、甚长波截止波长标准差低于1%，体现了很高的均匀性控制水平和极好的工艺重复性。In掺杂浓度2×1014～2×1015cm－3。DCRC-FWHM＜40arcsec，EPD为中系数104cm－2[28,41,45]。VLPE生长cap层，As掺杂浓度(2～4)×1017cm－[45]。
组分梯度的构建是p-on-n DLHJ器件实现漏电流抑制的关键。BAE在文献中多次报道了组分梯度与价带势垒和器件量子效率的关系[28,45-46]。研究表明，组分梯度调控是消除价带势垒进而提高量子效率的关键。图5为BAE公司p-on-n DLHJ器件结构示意图和掺杂浓度分布。从衬底到cap层，可分为3个组分梯度区[28]：①组分缓变递减区，从衬底到耗尽区，组分缓变递减，提供了一个从衬底指向耗尽区的内建电场，增强了吸收层内光生少子向耗尽区的漂移；②组分突变陡增区，从吸收层顶部到耗尽区底部（cap层内），组分突变陡增，实现一个真正的异质结，降低位于近表面耗尽区的漏电流；③组分递减区，从cap层内部高组分区到表面低组分区，组分逐渐降低，有利于实现低阻金属接触。
p-on-n双层异质结材料的界面缺陷对器件缺陷辅助隧穿电流、产生复合电流、响应均匀性等关键性能有重要影响。BAE建立了器件漏电流与生长过程中引入的C颗粒之间的关系[47]。研究表明，C颗粒主要来源于石墨舟，影响器件响应均匀性。通过优化石墨舟结构设计和生长程序，减少了生长过程中引入的C颗粒，%，有效提升了器件响应均匀性。图6为对p-
on-n双层异质结材料pn结界面处C颗粒对器件性能影响，C颗粒位置与输出电压异常点具有较好的对应关系。
图4 Cd饱和度对VLPE MCT材料表面缺陷密度的影响：CdTe过饱和时，材料表面缺陷随机分布且缺陷密度较高，石墨舟上附着一层较厚的母液，(a)为CdTe过饱和时表面缺陷分布，(b)为CdTe过饱和时不同大小的表面缺陷的密度统计，(c) CdTe过饱和时石墨舟及碲镉汞薄膜表面形貌；优化CdTe饱和度后，材料表面缺陷密度下降，石墨舟上母液附着层变薄，(d)为CdTe饱和度优化后表面缺陷分布，(e)为CdTe饱和度优化后不同大小的表面缺陷的密度统计，(f) CdTe饱和度优化后石墨舟及碲镉汞薄膜表面形貌[24]
图5 BAE公司p-on-n台面结器件结构(a)和掺杂浓度分布(b)[28]
图6 pn结界面C颗粒对p-on-n双层台面结器件性能的影响，C颗粒位置(a)与输出电压异常值(b)具有很好的对应关系[47]
器件工艺
台面刻蚀和表面/侧壁钝化是p-on-n台面结器件的关键制备工艺。台面刻蚀实现像元隔离形成焦平面阵列，制备工艺包括干法刻蚀[10]、湿法腐蚀[45]、干法刻蚀与湿法腐蚀相结合[48]等方法，各研究机构在长期的工艺探索中形成了独具特色的工艺路线，但都在围绕高深宽比、低损伤等目标展开。表面/侧壁钝