芯片资料.doc

文档介绍：芯片介绍
54/74373
八位数据锁存器(3S,锁存允许输入有回环特性)
74LS373的原理图介绍及工作方式
注:芯片中LE即为原理图中的G, O0~O7为Q0~Q7

当三态允许控制端 OE 为低电平时,输出O0~O7 为正常逻辑状态,可用来驱动负载或总线。当 OE 为高电平时,输出O0~O7呈高阻态,即不驱动总线,也不为总线的负载,但锁存器内部的逻辑操作不受影响。
当锁存允许端 LE 为高电平时,输出O 随数据 D 而变。当 LE 为低电平时,O 被锁存在已建立的数据电平。输入D0~D7 数据输入端,OE 三态允许控制端(低电平有效) ,G 锁存允许端,Q0~Q7 输出端。
2、2-4输入与非门 74LS20的介绍
74LS20(使用电压5±)或74HC20(使用电压2-6V),逻辑关系一样,都是4输入的含有2套与非门的IC,其中7脚地,14脚电源正,1,2,4,5是其中1套的输入端,6是其输出端,9,10,12,13是另1套输入端,8是其输出端,3,11脚没有使用。
功能:有0出1,全1出0
两与非门叠用为一与门:功能:有0出0,全1出1