文档介绍：该【射频控制电路2讲课文档 】是由【可爱的嘎嘎】上传分享，文档一共【44】页，该文档可以免费在线阅读，需要了解更多关于【射频控制电路2讲课文档 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。射频控制电路文档
第一页，共44页。
本章目录
第一节 射频开关
第二节 射频移相器
第三节 射频衰减器
第四节 射频限幅器
第二页，共44页。
知识结构
射
频
控
制
电
路
射频开关
PIN二极管
GaAs FET
电路设计
射频移相器
射频衰减器
射频限幅器
概述
移相器的主要技术指标
开关线型移相器
加载线型移相器
反射型移相器
高通/低通滤波器型移相器
放大器型移相器
数字衰减器
模拟衰减器
用于限幅的各种现象
PIN二极管限幅器
微带结构限幅器
第三页，共44页。
§ 射频开关
PIN二极管
微波开关利用PIN管在直流正、反偏压下呈现近似导通和关断的阻抗特性，实现了控制微波信号通道转换的作用。
a 基本PIN结横截面图
b 正偏
c 反偏
正偏条件下的电阻记为Rs，，使PIN结二极管在高频下有很好的隔离度。（b）为正偏时等效电路。当PIN结反偏或者零偏时，本征层I内的电荷被耗尽，表现出高电阻(Rp)，如图（c）所示。其中CT为PIN结二极管的总电容，包括了结电容Cj和封装寄生电容Cp。
第四页，共44页。
§ 射频开关
GaAs FET
在典型的开关模式中，当栅源负偏置在数值上大于夹断电压 即（ ）时，漏源之间电阻很大，可视为一个高阻抗状态；当零偏置栅电压加载到栅极时，则产生一个低阻抗状态。FET的两个工作区域可以用图（a）形象表示。FET中与电阻性和电容性区域相关的部分如图（b）所示。
FET开关的线性工作区域
FET开关的横截面图
第五页，共44页。
§ 射频开关
电路设计
1. 结构组成
我们有两种基本结构可以采用来设计控制RF信号沿着传输线传输的简单的单刀单掷（SPST）开关，如图所示。
串接开关器件及高、低阻等效电路
并联开关器件及高、低阻等效电路
这两种结构是对称的：对于并联结构，当器件处于高阻抗状态时信号就传递到负载；对串联结构，器件低阻状态才允许信号传输。
第六页，共44页。
§ 射频开关
2. 插入损耗和隔离度
插入损耗定义为理想开关在导通状态传递给负载的功率与实际开关在导通状态真正传给负载功率之比值，常以分贝数表示。
如果用 表示在理想开关负载两端的电压，则插入损耗IL可
写为：
其中 是实际负载两端电压。
对于串联结构通过分析可以得出：
则插入损耗为：
第七页，共44页。
§ 射频开关
对并联结构负载两端电压应为：
此时插入损耗为：
式中， ，G和B是开关器件在高阻状态下导纳Y的实部和虚部。
隔离度定义为理想开关在导通态传给负载的功率与开关处于断开态时传递到负载实际功率之比，它是开关在断开态时开关性能的度量。对串联结构，当器件在高阻状态时处于“断开”状态。此时的隔离度也是由R和X用高阻状态下相应值代入给出的；同理，并联结构是由式用低阻状态下的G和B值给出的。
第八页，共44页。
§ 射频开关
3. 性能改善
由串联开关的插损和隔离度的公式可以看出，开关电路的性能受器件电抗X或电纳B的影响，因此可以通过改变器件电抗来改善开关的性能。
高阻抗状态的总导纳可用接一个与电容并联的幅度相等的感性电纳来降低。这既可安装一个集总电感，也可加入一段短路（小于1/4波长）短截线来达到。图画出了这两种方法的具体电路。
高阻状态下开关器件电容采用
第九页，共44页。
§ 射频开关
4. 单刀双掷开关
单刀双掷开关（SPDT）在任意时刻总有一个支路闭合。SPDT开关有串联和并联两种基本结构，如图所示。
SPDT的串联和并联结构
在串联结构中，当开关器件SD1在低阻状态和器件SD2在高阻状态时，输入信号到输出1，否则到输出2。图（b）所示的并联结构基本原理与串联相同，当器件SD1在高阻状态，而器件SD2在低阻状态时，信号路径到输出1，否则到输出2。因此，在这两种结构中不管哪一种，在任何时间，总有一个器件在低阻状态而另一个器件在高阻状态。
第十页，共44页。