1 / 9
文档名称:

《eda技术与项目训练》试卷05.doc

格式:doc   大小:107KB   页数:9页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

《eda技术与项目训练》试卷05.doc

上传人:mh900965 2018/3/15 文件大小:107 KB

下载得到文件列表

《eda技术与项目训练》试卷05.doc

相关文档

文档介绍

文档介绍:常州信息职业技术学院

-

学年第

学期
电子与电气工程学院
级 EDA 技术与项目训练课程期末试卷( 05 卷)
请将答案写在答题纸上,在试卷上答题无效。
班级
姓名
学号
成绩
一、

选择题(每小题 2 分,共 40 分)
1.
下列选项中,哪些项在 VHDL 程序设计文件中属于可选部分



D. 库、程序包和配置
2.
关于 VHDL 中实体说明的格式,以下叙述不正确的是
“ENTITY 实体名 IS”开头,以“END 实体名”结束



3.
不符合 1987 标准 VHDL 的标识符是
A. a_1_in
B. a_in_2
C. 2_a
D. asd_1
4.
下列哪个数据类型不必事先声明而可以直接引用
A. STD_LOGIC
C. BIT
B. STD_LOGIC_VECTOR
D. 前面三个答案都是错误的
5.
STD_LOGIG_1164 中定义的高阻是字符
A. X
B. x C. z
D. Z
6.
关于关系运算符的说法正确的是
A. 如果 a 和 b 都是字符型数据,则不能用“=””关系运算符
B. 关系运算只用于整数类型的数据
C. 关系运算的数据类型必须相同
D. 关系运算的数据类型可以不相同
7.
布尔表达式 Y=AB+C 的正确 VHDL 表达式是
<=A AND B OR C;
<=AC+C
<= A AND (B OR C)
<=A AND B +C
8.
下面哪个不是顺序语句
A. block
B. if
C. case
D. wait
9.
在 VHDL 中,IF 语句中至少应有 1 个条件句,条件句必须由哪个表达式构成。
A. BIT
B. STD_LOGIC
C. BOOLEAN
D. INTEGER
10. 在 VHDL 中,条件信号赋值语句 WHEN_ELSE 属于
语句。
A. 并行和顺序
B. 顺序
C.
并行
D.
不存在的
11. 下面有关块语句的说法不正确的是
A. 块语句本身是并行语句,并且块内部所包含的语句也是并行语句。
B. 块语句的使用不影响逻辑功能。
C. 块嵌套时,子块声明与父块声明的对象同名时,父块声明将忽略掉子块声明。
,目的是改善并行语句及其结构的可读性。
12. 下面有 WHEN_ELSE 语句的说法不正确的是

A. 赋值目标必须是信号。
B. 不能有重叠的条件分支。
C. 选择信号赋值语句与进程中的 IF 语句等价。
D. 需要把表达式的所有可能取值都列举出来,否则最后条件必须为 OTHERS。
13. 下列哪一项不属于 VHDL 中的数据对象




14. 以下关于 VHD