1 / 8
文档名称:

数字频率计逻辑电路设计.doc

格式:doc   大小:433KB   页数:8页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

数字频率计逻辑电路设计.doc

上传人:mh900965 2018/3/21 文件大小:433 KB

下载得到文件列表

数字频率计逻辑电路设计.doc

相关文档

文档介绍

文档介绍:实****题目
指导教师
职称
学生姓名
学号
日期
实****题目
指导教师
职称
学生姓名
学号
日期
内蒙古师范大学计算机与信息工程学院
《数字电路》课程设计报告
实****题目
指导教师
职称
学生姓名
学号
日期
设计题目
数字频率计逻辑电路设计
指导教师
职称
讲师
姓名
学号
日期
频率计电路设计
计算机与信息工程学院
。它有6个十进制的74LS160、74LS74及相应的门电路和显示译码管组成。
关键词数字频率计;计数器;触发器
1设计任务及主要技术指标和要求
设计任务
用中小规模的集成电路设计一台能测试方波频率的数字频率计。
设计要求
(1) 设计一个六位十进制数字显示的数字频率计
(2) 测量显示范围是1Hz~1MHz
(3) 量程分为四档,分别为×1000、×100、×10、×1。
2引言
在电子技术中,频率是一个很重要的物理量。应用计数法原理制成的数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置,他具有精度高,测量迅速,读书方便等特点。它不仅可以测量正弦波,方波,三角波和尖脉冲信号的频率,而且还可以测量他们的周期。数字频率计在测量其他物理量如转速,振荡频率等方面也获得了广泛的应用。
3工作原理
数字频率计是用来测量波形工作频率的仪器,其测量结果直接用十进制数字显示。
图1是数字频率计的框图。时基电路提供标准信号I,标准的时基信号经过闸门电路,闸门电路输出信号II开始是出于低电平状态,计数器此时还为开始工作,当时基信号I经过两个脉冲时,闸门电路输出信号II由低电平状态转到高电平状态,此时待测频率开始作为计数器的CP脉冲使计数器开始工作,持续一个时基频率后闸门电路输出信号II又恢复到低电平状态,待测脉冲停止输入,计数器停止计数,此时译码显示器显示的数与所选的时基信号的乘机即为待测频率的频率值。
译码显示器
计数器
时基电路




I
被测信号
待测测信号
脉冲信号
闸门电路
II
图1数字频率计原理图
4电路组成部分
数字频率计是由4个部分组成,分别是由四个基准频率、74LS08及74LS32组成的基准电路,74LS74和74LS08及74LS32组成的闸门电路,74LS160组成的计数器电路和试验箱上的译码管的译码显示部分组成的译码显示电路。
5设计步骤及方法

这部分电路由四个频率的时钟信号四个开关及相关与门构成,主要是实现测频率时不同的档位选择。四个频率信号分别为1Hz,10Hz,100Hz,1000Hz的时钟脉冲,每个信号与一个开关串联,形成四个不同档位的选择开关,然后这四个信号经过与门电路后输出,就形成了基准电路,当选择一个档位开关,与这个档位串联的信号就会被输出。电路图如图2:
图2 基准电路

这部分由三个D触发器和相关门电路构成,主要实现计数器电路工作一个基准频率停止。基准信号输入74LS74中A1的第一片D触发器的脉冲信号H。a为A1中1Q与2Q’相与,b为A1的2Q’与A2的2Q的或。a的输出控制待测脉