文档介绍：目录
1. 前言 2
2. 实验目的 2
3. 实验任务 2
4. 帧同步系统实现原理 2
2
4
5. 帧同步电路模块设计 5
5
5
6. 帧同步检测模块设计 6
7. 仿真、测试、综合与分析 8
8. 实验总结与心得 11
9. Verilog代码 13
13
15
前言
两个工作站之间以报文分组为单位传输信息时,必须将线路上的数据流划分成报文分组规程的帧,以帧的格式进行传送。帧的帧标识位用来标识帧的开始和结束。通信开通时,当检测到帧标识,即认为是帧的开始,然后在数据传输过程中一旦检测到帧标识F即表示帧结束。之所以要把比特组合成以帧为单位传送,是为了在出错时,可只将有错的帧重发,而不必将全部数据重新发送,从而提高了效率。
帧同步指的是接收方应当能从接收到的二进制比特流中区分出帧的起始与终止。
本文中在linux操作系统下,用具有强大的行为描述能力和丰富的仿真语句的verilog HDL语言来描述PCM帧同步检测及告警系统,并用大型EDA软件cadence对其进行仿真、综合和逻辑验证。
实验目的
掌握利用Verilog进行专用集成电路设计的流程和方法。
学****用cadence软件进行EDA设计综合的方法。
提高用书本知识解决实际问题的能力。
实验任务
画出电路实现帧同步、失步的检测流程。
用verilog HDL 进行frame电路的描述。
写出正确的测试文件,测试文件必须包括从“帧同步”到“帧同步”再到“帧同步”的状态转变过程。
在linux环境下使用Verilog XL模拟器进行verilog语言文件进行仿真测试,测试无误后进行电路综合。
帧同步系统实现原理
帧结构
编码数字信号是一个无头无尾的数码流,尽管其中含有大量的信息,但若不能分辨一个样值所对应的码子,将无法进行正确的译码。在时分多路通信中,若不能判定各话路的序号,将无法进行准确的通信。所谓帧结构,就是一种按时隙分配的重复性图案。在PCM基群设备中是以帧结构为准则,将各种信息规律性地相互交叉汇总后形成高速码流。
对于数码率为 2048 kb/s 的设备而言,由于取样频率为 8 kHz,每个样值编 8 位码,则应能传输 32 路 64 kb/s 信息码。为了保证收、发双方步调一致地工作,有必要在信息码流中插入一些完成同步功能的同步码、对告码以及每个话路的随路信令等非语声信息,其传输速率之和为 128kb/s ,即占用了两个话路。因此,PCM 基群的话路数只有 30 个,故称为PCM30/32 路系统。为了扩大通信容量,高次群复接设备均以这种系统为基本复接单元。因此,将PCM 30/32 路系统称为基群(或一次群)。
基群的帧结构如下图。
在PCM 30/32 路制式中,取样周期为125us(1/800OHz),每个样值编8 位码,称一个码字。为了保全码字,避免译码差错,在基群中是按码字复接的,那么,只要在125us 的时间内将32 路信号(32 个码字)在时间上排开就组成了一帧。每传一个码字的时间称为一个时隙(Time slot),以TSi(i= 0,1,……,31)表示,并规定TS0 时隙为同步时隙,作为一帧的开始,在这个时隙中传送帧同步码(同步码型为x0011011)和对告码(A1)。
图表 1 帧结构示意图
在TSo 时隙中,同步码和对告码交替传送,常将传送同步码的那一帧称为偶帧,传送对告码的一帧称为奇帧。TSo 时隙的第一位码留给国际通信使用,也可用于CRC 校验等,不用时发“1”。
TSl6 时隙为信令时隙,主要传送30 个话路的信令码(占用、拨号、挂机等)。每个话路的信令有四位,分别记为a、b、c、d,.其中b、c、d 不用时固定发“101”。由于一帧内的TS16 时隙中只能传送两个话路的信令码,将30 个话路的信令码各传输一次需要15 帧的时
间,各帧的TS16 时隙中前4 位码传送第1~15 路的信令码,后4 位码传送第16~30 路的信令码。为了正确分离信令码,并传送复帧对告信号,需要插入复帧同步码及复帧对告码,故将16 帧组成一个复帧,一个复帧内的各帧记为Fi(i=0,1,……,15)。在F0 帧的TSl6 时隙
内传送复帧同步码(其码型为“0 0 0 0”)和复帧对告(A2)码,并以F0 帧作为一个复帧的开始。其他15 帧的TSl6 时隙内传送30 个话路的信令码,其中F1 帧TSl6 时隙传送第1 路、第16 路的信令码,F2 帧TSl6 时隙传送第2 路,第17 路的信令码,依次类推。
帧结构中的基本参数:
数码率: 32×8kHz×8b=2