文档介绍：《Altera FPGA/CPLD设计(高级篇)》目录
作者: EDA先锋工作室人民邮电出版社出版日期:2005年7月书号:ISBN 7-115-13499-5/
本书深讨论了Altera FPGA/CPLD的设计、优化技巧。在讨论FPGA/CPLD设计指导原则的基础上,介绍了Altera器件的高级应用;引领读者学习逻辑锁定设计工具,详细讨论了时序约束与静态时序分析方法;结合实例讨论如何进行设计优化,介绍了Altera的可编程器件的高级设计工具与系统级设计技巧。
内容提要
本书结合作者多年工作经验,深入地讨论了Altera FPGA/CPLD的设计、优化技巧。在讨论FPGA/CPLD设计指导原则的基础上,介绍了Altera器件的高级应用;引领读者学习逻辑锁定设计工具,详细讨论了时序约束与静态时序分析方法;结合实例讨论如何进行设计优化,介绍了Altera的可编程器件的高级设计工具与系统级设计技巧。
本书附带两张光盘:光盘1中收录了Altera Quartus II Web版软件,读者可以安装使用;光盘2中收录了本书所有实例的完整工程、源代码、详细操作步骤和使用说明文件,便于读者边学边练,提高实际应用能力。
本书可作为高等院校通信工程、电子工程、计算机、微电子与半导体等专业的教材,也可作为硬件工程师和IC工程师的实用工具书。
目录
第1章可编程逻辑设计指导原则 1
可编程逻辑基本设计原则 1
面积和速度的平衡与互换原则 1
硬件原则 11
系统原则 13
同步设计原则 17
可编程逻辑常用设计思想与技巧 19
乒乓操作 19
串并转换 21
流水线操作 22
异步时钟域数据同步 23
Altera推荐的Coding Style 27
Coding Style的含义 27
结构层次化编码(Hierarchical Coding) 27
模块划分的技巧(Design Partitioning) 29
组合逻辑的注意事项 30
时钟设计的注意事项 33
全局异步复位资源 39
判断比较语句case和if...else的优先级 39
使用Pipelining技术优化时序 40
模块复用与Resource Sharing 40
逻辑复制 42
香农扩展运算 44
信号敏感表 46
状态机设计的一般原则 47
Altera Megafunction资源的使用 49
三态信号的设计 49
加法树的设计 50
小结 52
问题与思考 52
第2章 Altera器件高级特性与应用 53
时钟管理 53
时序问题 53
锁相环应用 60
片内存储器 69
RAM的普通用法 69
RAM用做移位寄存器 73
RAM实现固定系数乘法 74
数字信