文档介绍：数字和DSP系统
平台级设计与实现
清华大学电子工程系
郑友泉
******@.
IP Core Design
数字和DSP系统平台级设计与实现 2
1
本节内容
nIP core design flow, modeling and verification
– IP Core Designs
– IP Core Verification
– IP Core Modeling and Deliverables
– System-Level Verification
nAlgorithm and architecture exploration
– Algorithm Representation and Iteration Bound
– Retiming,Pipelining,Parallel Processing
– Unfolding and Folding Transformation
数字和DSP系统平台级设计与实现 3
参考资料
nReuse Methodology Manual for System-on-A-
Chip Designs, Michael Keating and Pierre
Bricaud, 3ed. 2002;
nVLSI Digital Signal Processing Systems,
. Parhi, 1999
nVSIA web site:
数字和DSP系统平台级设计与实现 4
2
Platform-Based Design
数字和DSP系统平台级设计与实现 5
What is IP
nIntellectual Property (IP)
–受到专利、版权、或商业机密保护的产品、技术
、软件等等.
ponent (VC)
–符合虚拟接口标准的设计模块,有三种形式—
Soft, Firm, or Hard.
nmega function, macro block, reusable
component……
数字和DSP系统平台级设计与实现 6
3
IP核的开发与应用
nIP(Intellectual Property)核是SoC的建造
基础;
n今天所称的IP是指那些较高集成度并具有
完整功能的单元模块,如MPU、DSP、
DRAM、FLASH等模块;
n IP模块的再利用,除了可以缩短SOC芯
片的设计时间外,还能大大降低设计和制
造的成本,提高可靠性。
数字和DSP系统平台级设计与实现 7
Type of IP
n IP核从技术层面上可分为软核、固核、硬核三种
n 从满足SOC的设计要求来说,它必须有四个特征:
–必须是符合设计再利用的要求按嵌入式专门设计的。
–必须是经多次优化设计,达到通常的“四最”(芯片面积
最小,运算速度最快,功耗最小,工艺容差最大)的目
标。
–必须是允许多家公司在支付一定费用后商业运用的,而
不是本公司内部专用的。
–必须符合IP标准。1996年9月,世界35个著名公司组成一
个国际性企业联合组织棗虚拟插座接口联盟VSIA,目前
成员超过200个。
数字和DSP系统平台级设计与实现 8
4
IP Core design
数字和DSP系统平台级设计与实现 9
Problem in SoC Era
n Productivity gap
n Time-to-market pressure
n Increasing plexity
– HW/SW co-development
– System-level verification
– Integration on various levels and areas of expertise
– Timing closure due to deep submicron
n Solution: Platform-based design with reusable IP’s
数字和DSP系统平台级设计与实现 10
5
Solution for SoC Problems
nIPs
nReusable IPs
nSystem integration with reusable IPs
– physical implementation
– IP interfacing
– system verification
– SoC testing
– hardware/software co-d