基于FPGA的LVDS学习报告 PPT幻灯片.ppt

文档介绍：基于FPGA的LVDS接口应用学习汇报
汇报人:张兴
1、什么是差分信号?
差分信号利用两根导线来传输数据,我们主要研究低压差分信号(Low Voltage Differential Signal,LVDS)。在正引线上,电流正向流动,负引线构成电流的返回通路,接收器仅仅给出两传输线上的信号差,因此共模噪声信号将被抑制掉。LVDS一般用恒流源驱动器,在接收侧一般是简单的 100 W电阻。
LVDS电路工作原理图
LVDS工作原理解释
当 A1、A2 开通时,B1、B2 关闭,电流由驱动器的 A1 流出,经过传输线和电阻后从 A2 流回,当 B1、B2 打开时,A1、A2 关闭,电流由驱动器的 B1 流出,经过传输线和匹配电阻后从 B2 流回,由图1可以看出两种状态的电流流向随着状态的翻转而改变,在接收端采集到匹配电阻的压降不同,从而产生了有效的逻辑“0”和逻辑“1”状态。
LVDS接口电路连接图
DS92LV18框图
DS92LV18特点
15–66 MHz 18:1/1:18 串行/解串器( full duplex throughput)

内置锁相环(PLL)
Robust BLVDS serial transmission across backplanes
and cables for low EMI
具有各自的时钟,使能端和电源端进行独立的发送和接收
热插拔保护
低功率: 90mA (典型值) 发送
Bus LVDS 串行/解串器示意图