文档介绍：中国科学院硕士学位研究生学位论文 CPLD/FPGA技术在分组密码中的应用研究
,1 t彤、二运
【摘要】 T P j)’/I*
随着信息技术的飞速发展, 人们对信息安全的要求越来越高,因而利用密码技术对信息进行加密的重要性已日益突出。目前已有的分组算法的软件实现速
度很难突破100Mbps的大关,就算是用DSP来实现,速度也很低。因此,出于速
度和安全上的考虑,非常需要用硬件来实现这些算法。比较合适的方法就是用 CPLD/FPGA技术,这种方法是实现ASIC技术的必经之路,开发周期短,而且能满足算法设计及其安全的需要。
文章分为两部分,第一部分包括两章,即第二章和第三章,是基本原理介绍。其中第2章概述了CPLD/FPGA基本原理。第三章对分组密码的基本原理进行了介绍。第二部分从体系结构的角度详细讨论了CPLD/FPGA技术在分组密码中的应
用。在这一部分,作者从实际工作出发,根据国际、国内已有的技术,提出了几
种加密体系结构。这一部分包括五章。其中第四章给出了分组加密的几种基本体系结构。第五章详细讨论了CPLD/FPGA实现分组加密的接口模块的设计;第六章则从体系结构的角度详细研究了加/解密模块和密钥变换模块的CPLD/FPGA实现方式;第七章从指令集的角度详细讨论分组密码的各组成部分的CPLD/FPGA实现技术:第八章探讨了五种AES候选算法的CPLD/FPGA实现方案。最后,第九章对整个研究工作做了总结和展望。
【关键字】
分组密码体系结构指令集CPLD/FPGA 流水线
中嗣科学院硕士学位研究生学谴论文 CPLD蜃PGA接术在玲维密码串扮应掰研究
[Abstract]
Chen puter Application)
Directed by Yingxia
With rapid developing of information technologies,people’s requirement for the information security is much higher than before,and the importance ofusing cipher technology to encrypt the data es more the software implementations of block cryptography algorism are hard to surpass lOOMbps,even the DSP implementations also encounter the speed boRleneck. So we need to design hardware implementations of block cryptography algorism to achieve the
security and speed goals。A feasible and suitable solution is CPLD/FPGA is the only
way to implement the ASlC technology,and it has some good properties such as short developing
period,meeting the requirements ofthe algorism design and its security.
We divide this paper into two parts。The first part includes two chapters,We introduce the basic principles of CPLD/FPGA and block cipher algorism in chapter 2 and chapter 3 the second part,from the architecture perspective,we discuss how to apply the CPLD/FPGA technology to the block cipher field in ,we propose several new encryption
architectmes based OB凇research work and some existing 2 includes five
chapters,from chapter 4 to chapter chapter 4,