文档介绍：第5章触发器
基本RS触发器
时钟控制的触发器
集成触发器
触发器的逻辑符号及时序图
基本RS触发器
电路结构和工作原理
图 5 – 1 基本RS触发器
基本RS触发器是构成各种功能触发器的基本单元,所以称为基本触发器。它可以用两个与非门或两个或非门交叉耦合构成。图5 - 1(a)是用两个与非门构成的基本RS触发器,它有两个互补输出端Q和Q,一般用Q端的逻辑值来表示触发器的状态。Q=1,Q =0时,称触发器处于1状态;Q=0, Q=1时,称触发器处于0状态。RD、SD为触发器的两个输入端(或称激励端)。当输入信号RD、SD不变化(即RDSD=11)时,该触发器必定处于Q=1或Q=0的某一状态保持不变,所以它是具有两个稳定状态的双稳态触发器。
当输入信号变化时,触发器可以从一个稳定状态转换到另一个稳定状态。我们把输入信号作用前的触发器状态称为现在状态(简称现态),用Qn和Qn(或Q、Q)表示,把在输入信号作用后触发器所进入的状态称为下一状态(简称次态),用Qn+1和Qn+1表示。因此根据图5 - 1(a)电路中的与非逻辑关系,可以得出以下结果:
①当RD=0,SD=1时,无论触发器原来处于什么状态, 其次态一定为0,即Qn+1=0,Qn+1=1,称触发器处于置0(复位)状态。
②当RD=1,SD=0时,无论触发器原来处于什么状态,其次态一定为1,即Qn+1=1,Qn+1=0,称触发器处于置1(置位)状态。
③当RD=1,SD=1时,触发器状态不变,即Qn+1=Qn,Qn+1=Qn,称触发器处于保持(记忆)状态。
④当RD=0,SD=0时,两个与非门输出均为1(高电平),此时破坏了触发器的互补输出关系,而且当RD、SD同时从0变化为1时,由于门的延迟时间不一致,使触发器的次态不确定,即Qn+1=Ø,这种情况是不允许的。因此规定输入信号RD、SD不能同时为0,它们应遵循RD+SD=1的约束条件。
从以上分析可见,基本RS触发器具有置0、置1和保持的逻辑功能,通常SD称为置1端或置位(SET)端,RD称为置0或复位(RESET)端,因此该触发器又称为置位—复位(SetReset)触发器或RDSD触发器,其逻辑符号如图5-1(b)所示。因为它是以RD和SD为低电平时被清0和置1的,所以称RD、 SD低电平有效,且在图5-1(b)中RD、SD的输入端加有小圆圈。
基本RS触发器的功能描述方法
1. 状态转移真值表(状态表)
将触发器的次态Qn+1与现态Qn、输入信号之间的逻辑关系用表格形式表示出来,这种表格就称为状态转移真值表, 简称状态表。根据以上分析,图5 - 1(a)基本RS触发器的状态转移真值表如表5-1(a)所示,表5-1(b)是它的简化表。它们与组合电路的真值表相似,不同的是触发器的次态Qn+1不仅与输入信号有关,还与它的现态Qn有关,这正体现了时序电路的特点。
表 5 – 1 基本RS触发器状态表
图 5 – 2 次态卡诺图
2. 特征方程(状态方程)
描述触发器逻辑功能的函数表达式称为特征方程或状态方程。对图5-2次态卡诺图化简,可以求得基本RS触发器的特征方程为
(约束条件)
特征方程中的约束条件表示RD和SD不允许同时为0,即RD和SD总有一个为1。