文档介绍：第七章半导体存储器
数字信息在运算或处理过程中,需要使用专门的存储器进行较长时间的存储,正是因为有了存储器,计算机才有了对信息的记忆功能。存储器的种类很多,本章主要讨论半导体存储器。半导体存储器以其品种多、容量大、速度快、耗电省、体积小、操作方便、维护容易等优点,在数字设备中得到广泛应用。目前,微型计算机的内存普遍采用了大容量的半导体存储器。
存储器——用以存储一系列二进制数码的器件。
半导体存储器的分类
根据使用功能的不同,半导体存储器可分为随机存取存储器(RAM—Random Access Memory)和只读存储器(ROM—Read-Only memory)。
按照存储机理的不同,RAM又可分为静态RAM和动态RAM。
存储器的容量
存储器的容量=字长(n)×字数(m)
(RAM)
随机存取存储器简称RAM,也叫做读/写存储器,既能方便地读出所存数据,又能随时写入新的数据。RAM的缺点是数据的易失性,即一旦掉电,所存的数据全部丢失。
一. RAM的基本结构
由存储矩阵、地址译码器、读写控制器、输入/输出控制、片选控制等几部分组成。
—1 RAM的结构示意框图
1. 存储矩阵
RAM的核心部分是一个寄存器矩阵,用来存储信息,称为存储矩阵。
—5所示是1024×1位的存储矩阵和地址译码器。属多字1位结构,1024个字排列成32×32的矩阵,中间的每一个小方块代表一个存储单元。为了存取方便,给它们编上号,32行编号为X0、X1、…、X31,32列编号为Y0、Y1、…、Y31。这样每一个存储单元都有了一个固定的编号(Xi行、Yj列),称为地址。
-5 1024×1位RAM的存储矩阵
址译码器
址译码器的作用,是将寄存器地址所对应的二进制数译成有效的行选信号和列选信号,从而选中该存储单元。
存储器中的地址译码器常用双译码结构。上例中,行地址译码器用5输入32输出的译码器,地址线(译码器的输入)为A0、A1 、…、A4,输出为X0、X1、…、X31;列地址译码器也用5输入32输出的译码器,地址线(译码器的输入)为A5、A6 、…、A9,输出为Y0、Y1、…、Y31,这样共有10条地址线。例如,输入地址码A
9A8A7A6A5A4A3A2A1A0=0000000001,则行选线X1=1、列选线Y0=1,选中第X1行第Y0列的那个存储单元。从而对该寄存器进行数据的读出或写入。
3. 读/写控制
访问RAM时,对被选中的寄存器,究竟是读还是写,通过读/写控制线进行控制。如果是读,则被选中单元存储的数据经数据线、输入/输出线传送给CPU;如果是写,则CPU将数据经过输入/输出线、数据线存入被选中单元。
一般RAM的读/写控制线高电平为读,低电平为写;也有的RAM读/写控制线是分开的,一根为读,另一根为写。
4. 输入/输出
RAM通过输入/输出端与计算机的中央处理单元(CPU)交换数据,读出时它是输出端,写入时它是输入端,即一线二用,由读/写控制线控制。输入/输出端数据线的条数,与一个地址中所对应的寄存器位数相同,例如在1024×1位的RAM中,每个地址中只有1个存储单元(1位寄存器),因此只有1条输入/输出线;而在256×4位的RAM中,每个地址中有4个存储单元(4位寄存器),所以有4条输入/输出线。也有的RAM输入线和输出线是分开的。RAM的输出端一般都具有集电极开路或三态输出结构。
5. 片选控制
由于受RAM的集成度限制,一台计算机的存储器系统往往是由许多片RAM组合而成。CPU访问存储器时,一次只能访问RAM中的某一片(或几片),即存储器中只有一片(或几片)RAM中的一个地址接受CPU访问,与其交换信息,而其他片RAM与CPU不发生联系,片选就是用来实现这种控制的。通常一片RAM有一根或几根片选线,当某一片的偏选线接入有效电平时,该片被选中,地址译码器的输出信号控制该片某个地址的寄存器与CPU接通;当片选线接入无效电平时,则该片与CPU之间处于断开状态。
6. RAM的输入/输出控制电路
—2给出了一个简单的输入/输出控制电路。
—2 输入/输出控制电路
当选片信号CS=1时,G5、G4输出为0,三态门G1、G2、G3均处于高阻状态,输入/输出(I/O)端与存储器内部完全隔离,存储器禁止读/写操作,即不工作。
当CS=0时,芯片被选通:
当=1时,G5输出高电平,G3被打开,于是被选中的单元所存储的数据出现在I/O端,存储器执行读操作;
当=0时,G4输出高电平,G1、G2被打开,此时加在I/O端的数据以互补的形式出现在内部数据线上,并被存入到所选中的存储单元,存储器执行写操作。
7. RAM的工作时序