第六章 时序逻辑电路的分析与设计—2.ppt

文档介绍：设计要求
原始状态图
最简状态图
画电路图
检查电路能否自启动
1
2
4
6
同步时序逻辑电路的设计方法
同步时序电路的设计步骤:
选触发器,求时钟、输出、状态、驱动方程
5
状态分配
3
化简
例
1
建立原始状态图
设计一个按自然态序变化的7进制同步加法计数器,计数规则为“逢七进一”,产生一个进位输出。
状态化简
2
状态分配
3
已经最简。
已是二进制状态。
4
选触发器,求时钟、输出、状态、驱动方程
因需用3位二进制代码,选用3个CP下降沿触发的JK触发器,分别用FF0、FF1、FF2表示。
由于要求采用同步方案,故时钟方程为:
输出方程:
状态方程
不化简,以便使之与JK触发器的特性方程的形式一致。
比较,得驱动方程:
电路图
5
检查电路能否自启动
6
将无效状态111代入状态方程计算:
可见111的次态为有效状态000,电路能够自启动。

解:分析:计数器无输入逻辑信号,只有进位输出信号,属于摩尔型电路。C——进位信号,C=1为有进位输出,C=0为无进位输出十三进制计数器应有13个状态:
由于23<N≤24 , 所以取n=4, 用4个触发器
取0000 ~ 1100 为 S0 ~ S12 的编码
画出表示次态逻辑函数和进位输出函数的卡诺图:
可分解为5个卡诺图, 经化简得:
Q3n+1=Q2Q1Q0 + Q3Q2
Q2n+1=Q2Q1Q0 + Q3Q2Q1 + Q3Q2Q0
Q1n+1=Q1Q0 + Q1Q0
Q0n+1=Q3Q0 + Q3Q2Q0
C = Q3Q2
若选用JK触发器,则将状态方程转换为 Qn+1=JQ+KQ 标准形式.
Q3n+1=(Q2Q1Q0+Q2 )Q3+( Q2Q1Q0)Q3
Q2n+1=(Q3Q1+Q3Q0)Q2 + Q2Q1Q0
Q1n+1=Q1Q0 + Q1Q0
Q0n+1=(Q3 + Q3Q2 )Q0
C=Q3Q2
所以可得:
J3=Q2Q1Q0,K3=Q2
J2=Q1Q0,K2=Q3Q1Q0
J1=Q0,K1=Q0
J0=Q3Q2,K0=1