文档介绍：第十一章时序逻辑电路
1、试用上升沿D触发器组成一个4位二进制异步加法计数器,并画出波形图.
2、试用上升沿 D触发器组成一个4位二进制异步减法计数器,并画出波形图.
3、分析题图11-1所示电路的逻辑功能.
题图11-1
4、分析题图11-2所示电路的逻辑功能.
题图11-2
5、分析题图11-3所示电路的逻辑功能.
题图11-3
6、分析题图11-4所示电路的逻辑功能.
题图11-4
7、分析题图11-5所示电路的逻辑功能.
题图11-5
8、已知计数器波形如题图11-6所示,试确定该计数器的模.
题图11-6
9、试分析题图11-7所示的由74LS290构成的各电路分别组成几进制计数器.
题图11-7
10、试分析题图11-8所示的由74LS290构成的电路组成几进制计数器.
题图11-8
11、试分析题图11-9所示的由74LS161构成的电路组成几进制计数器.
题图11-9
12、试用74LS290构成九进制计数器
13、试用74LS161构成九进制计数器
14、试用74LS290构成86进制计数器
15、试用74LS161构成82进制计数器