文档介绍：第七章常用时序逻辑功能器件
§ 计数器
一、二进制计数器:
:
1)二进制异步加计数器:
a)模(M):一次循环所包含的状态数称为计数器的模
b)分析下图:
2)二进制异步减计数器
结论:
1)n位二进制异步计数器有n个触发器;
2)高位触发器的状态翻转必须在低1位触发器产生进位信号(加计数)或借位信号(减计数)之后才能实现。
:
1)目的:提高计数速度
2)特点:
3)二进制同步加计数器:分析原理
计数脉冲同时接于各位触发器的时钟脉冲输入端,当计数脉冲到来时,应该翻转的触发器是同时翻转的,没有各级延迟时间的积累问题。