文档介绍：长沙理工大学
《计算机组成原理》课程设计报告
数字钟的设计与制作
XXX
学院计算机与通信工程专业计算机科学与技术
班级 085010502 学号 200550080230
学生姓名指导教师
课程成绩完成日期 2007年1月18日
课程设计任务书
计算机与通信工程学院计算机科学与技术专业
课程名称
计算机组成原理
课程设计
时间
2006~2007学年第一学期19~20周
学生姓名
杨学镇
指导老师
肖晓丽
题目
数字钟的设计与制作
主要内容:本课程设计主要是利用硬件描述语言VHDL的设计思想,采用自顶向下的方法、划分模块来设计数字钟的几个模块。通过课程设计深入理解计算机的基本原理和方法,加深对计算机组成的理解。
要求:
(1)通过对相应文献的收集、分析以及总结,给出相应课题的背景、意义
及现状研究分析。
(2)通过课题设计,掌握计算机组成原理的分析方法和设计方法。。
(3)学按要求编写课程设计报告书,能正确阐述设计和实验结果。
(4)学生应抱着严谨认真的态度积极投入到课程设计过程中,认真查阅相
应文献以及实现,给出个人分析、设计以及实现。
应当提交的文件:
(1)课程设计报告。
(2)课程设计附件(源程序、各类图纸、实验数据、运行截图等)。
课程设计成绩评定
学院计算机与通信工程专业计算机科学与技术
班级计05-02班学号 200550080230
学生姓名杨学镇指导教师肖晓丽
课程成绩完成日期
指导教师对学生在课程设计中的评价
评分项目
优
良
中
及格
不及格
课程设计中的创造性成果
学生掌握课程内容的程度
课程设计完成情况
课程设计动手能力
文字表达
学习态度
规范要求
课程设计论文的质量
指导教师对课程设计的评定意见
综合成绩指导教师签字年月日
数字钟的设计与制作
学生姓名:杨学镇指导老师:肖晓丽
摘要系统使用EDA技术设计了数字钟,采用硬件描述语言VHDL按模块化方式进行设计,然后进行编程,时序仿真等。利用VHDL语言完成了数字钟的设计。该数字钟能实现时、分、秒计数的显示功能,且以24小时循环计时。整个系统结构简单,使用方便,功能齐全,精度高,具有一定的开发价值。
关键字数字钟;EDA;VHDL;
目录
1引言 1
、目的 1
1
2 EDA、VHDL简介 2
2
——VHDL 2
★VHDL的简介 2
★VHDL语言的特点 2
★VHDL的设计流程 3
3 数字钟设计 4
4
5
6
、分、秒计数器电路 6
4 系统仿真 9
9
9
10
结束语 11
致谢 12
参考文献 13
附录 14
1 引言
随着社会的发展,科学技术也在不断的进步。特别是计算机产业,可以说是日新月异,数字钟作为计算机的一个组成也随之逐渐进入人们的生活,从先前的采用半导体技术实现的数字钟到现在广泛应用的采用高集成度芯片实现的数字钟。数字钟正在向着功能强,体积小,重量轻等方向不断发展,本设计主要介绍的是一个基于超高速硬件描述语言VHDL对数字钟中显示电路进行编程实现。
近年来,集成电路和计算机应用得到了高速发展,现代电子设计技术已迈入一个崭新的阶段,具体表现在:(1)电子器件及其技术的发展将更多地趋向于为EDA服务;(2)硬件电路与软件设计过程已高度渗透;(3)电子设计技术将归结为更加标准、规范的EDA工具和硬件描述语言VHDL的运用;(4)数字系统的芯片化实现手段已成主流。因此利用计算机和大规模复杂可编程逻辑器件进行现代电子系统设计已成为电子工程类技术人员必不可少的基本技能之一。
、目的
本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上,了解EDA技术,加深对计算机体系结构的理解。通过学习的VHDL语言结合电子电路的设计知识理论联系实际,掌握所学的课程知识,学习VHDL基本单元电路的综合设计应用。通过对实用数字钟的设计,巩固和综合运用计算机原理的基本理论和方法,理论联系实际,提高IC设计能力,提高分析、解决计算机技术实际问题的独立工作能力。通过课程设计深入理解计算机的组成原理,达到课程设计的目标。
设计的内容
利用VHDL设计数字钟显示电路的各个模块,并使用EDA工具对各模块进行仿真验证。数字钟显示电路的设计分为下面几个模块:秒计数模块、分计数模块、小时计数模块.。完成以后把各个模块整合后,显