文档介绍：第二章’ C5000 DSP 硬件结构
TMS320C54XX硬件结构特点
一、’ C54X的结构特点
多总线结构,三组16-bit数据总线和一组程序总线
40-bit算术逻辑单元(ALU),包括一个40-bit的桶形移位器和两个独立的40-bit累加器
17x17-bit并行乘法器,连接一个40-bit的专用加法器
’ C54X的结构特点(续1)
可用来进行非流水单周期乘/加(MAC)运算
比较、选择和存储单元(CSSU)用于Viterbi运算器的加/比较选择
指数编码器在一个周期里计算一个40-bit累加器值的指数值
两个地址发生器中有八个辅助寄存器和两个辅助寄存器算术单元(ARAUS)
’ C54X的结构特点(续2)
C54X可访问的存储器空间最大可为192Kx16-bit(64K程序存储器,64K数据存储器和64K I/O存储器)
支持单指令循环和块循环
软件可编程等待状态发生器和可编程的存储单元转换
’ C54X的结构特点(续3)
连接内部振荡器或外部时钟源的锁相环(PLL)发生器
支持8-或16-bit传送的全双工串口
时分多路(TDM)串口
缓冲串口(BSP)
McBSPs串口
8/16-bit并行主机接口(HPI)
一个16-bit定时器
’ C54X的结构特点(续4)
外部I/O(XIO)关闭控制,禁止外部数据、地址和控制信号
片内基于扫描的仿真逻辑,JTAG边界扫描逻辑()
单周期定点指令执行时间10-25ns
二、TMS320C542功能框图
三、TMS320C54x内部硬件框图(1)
TMS320C54x内部硬件框图(2)
程序总线(PB)传送从程序存储器来的指令代码和立即数。
三组数据总线(CB,DB和EB)连接各种元器件,如CPU、数据地址产生逻辑、程序地址产生逻辑,片内外设和数据存储器。CB和DB总线传送从数据存储器读出的操作数。EB总线传送写入到存储器中的数据。
四组地址总线(PAB,CAB,DAB和EAB)传送执行指令所需要的地址。
四、’ C54x的总线结构 (八组16-bit总线)