文档介绍：基于FPGA的数据高速串行通信实现
1 引言
在许多实际运用的场合中,数字信号传输具有数据量大,传输速度高,采用串行传输等特点。这就要求数据收发双方采用合理的编解码方式及高速器件。数字信号传输一般分并行传输、串行传输两种。并行传输具有数据源和数据目的地物理连接方便,误码率低,传输速率高。但是并行传输方式要求各条线路同步,因此需要传输定时和控制信号,而其各路信号在经过转发与放大处理后,将引起不同的延迟与畸变,难以实现并行同步。若采用更复杂的技术、设备与线路,其成本会显著上升。而高速远程数据传输一般采用串行同步传输。传统建立准确的时钟信号的方法是采用锁相环技术。但锁相环有若干个明显缺陷,一是其同步建立时间及调整精度即使采用变阶的方法也很难兼顾;二是锁相环需要一个高精度高频率的本地时钟。本文所讨论的两种串行同步传输方法,无需高频率时钟信号,就可完全数字化。采用Altera公司的ACEXlK系列器件完成电路设计,且外围电路简单,成本低,效果好。
2主要器件介绍
编码和解码采用ACEXlK系列器件EPlK100QC208-2。ACEXlK器件是Altera公司针对通信、音频处理及类似场合应用而设计的。该系列器件具有如下特性:
高性能。采用查找表(LUT)和嵌入式阵列块(EAB)相结合的结构,适用于实现复杂逻辑功能和存储器功能,例如通信中应用的DSP、多通道数据处理、数据传递和微控制等;
高密度。典型门数为1万到10万门,有多达49 152位的RAM(每个EAB有4 096位RAM)。
系统性能。 V电压,功耗低, V、 V、 V的器件,也可被这些电压所驱动,双向I/O引脚执行速度可达250 MHz;
灵活的内部互联。具有快速连续式延时可预测的快速通道互连。
3实现方法
本文所述方法应用于数字音频数据实时传输。原始数字音频每一帧视频数据为并行8位,速率达2 Mb/s,串行传输速度为16 Mb/s。
这种方法是在接收端利用状态转移图的方法得到同步时钟信号。具体方法如下:
(1)帧同步信号的产生
发送方系统提供64 MHz时钟,将其4分频得到16 MHz时钟作为系统时钟,64 MHz时钟仅用于最后的消除信号毛刺。帧同步共16位,其中前12位为"0",后3位为"1",最后1位为"0"。仿真时序如图1所示。
(2)编码方法
数据发送采用曼彻斯特编码,编码规则为:0→01(零相位的一个周期的方波);1→10(π相位的一个周期的方波)。
从以上规则可知输出信号将在每一位码元中间产生跳变,因此可采用具有游程短,位定时信息丰富的曼彻斯特编码电路。编码时,当输入信号为"0"时,输出为时钟的"非";当输入信号为"1"时,输出与时钟一致。因此,可采用数据选择时钟,其电路如图2所示。
 
仿真的编码时序如图3所示,当输人数据(data)为"1",输出(out)与时钟(clk)同相(稍有延时);反之,当输入数据为"0",输出与时钟反相(稍有延时)。
(3)状态转移图生成同步信号
接收方系统提供80 MHz时钟,接收方和发送方的时钟并非来自同一个时钟源。将发送方的信号通过序列码检测器, ns的脉冲(3个16 M