文档介绍：(非易失性):存放计算机程序和数据的设备存储系统:包括存储器以及管理存储器的软硬件和相应的设备Date2计算机组成原理存储系统的层次结构CPUCACHE主存(内存)辅存(外存)根据各种存储器的存储容量、存取速度和价格比的不同,将它们按照一定的体系结构组织起来,使所放的程序和数据按照一定的层次分布在各种存储器中。按照存储器在计算机系统中作用的不同,可将它们划分为主存储器(内存)、辅助存储器(外存)和高速缓冲存储器等。Date3计算机组成原理高低小大快慢辅存寄存器缓存主存磁盘光盘磁带光盘磁带速度容量价格位/存储器三个主要特性的关系存储器的层次结构CPUCPU主机Date4计算机组成原理1、主存和高速缓存之间的关系Cache引入:为解决cpu和主存之间的速度差距,提高整机的运算速度,在cpu和主存之间插入的由高速电子器件组成的容量不大,但速度很高的存储器作为缓冲区。Cache特点存取速度最快,容量小,存储控制和管理由硬件实现。Cache工作原理——程序访问的局部性在较短时间内由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。(指令分布的连续性和循环程序及子程序的多次执行)这种对局部的存储器地址频繁访问,而对此范围以外的地址范围甚少的现象就成为程序访问的局部性。数据分布不如指令明显,但对数组的访问及工作单元的选择可使存储地址相对集中。Date5计算机组成原理2、主存与辅存之间的关系主存:(半导体材料组成)优:速度较快缺:容量居中,单位成本高,价格居中。辅存:(光盘,磁盘)优:容量大,信息长久保存,:存取速度慢CPU正在运行的程序和数据存放在主存暂时不用的程序和数据存放在辅存辅存只与主存进行数据交换Date6计算机组成原理缓存CPU主存辅存缓存主存层次和主存辅存层次缓存主存辅存主存虚拟存储器10ns20ns200nsms虚地址逻辑地址实地址物理地址主存储器(速度)(容量)、磁表面存储器、光存储器按读写性质分随机读写存储器(RAM)静态随机存储器(SRAM);动态随机存储器(DRAM)由于它们存储的内容断电则消失故称为易失性存储器只读存储器(ROM)掩膜型ROM,EPROM,EEPROM(包括FlachEPROM)由于其内容断电也不消失故称为非易失性存储器按在计算机中的层次作用分主存储器、辅助存储器、:存放信息的总数,容量S=存储字数W*存储字长度L。通常以字节Byte)为单位B、KB、MB、GB、TB存取时间TA:是存储器从接到寻找存储单元的地址码开始,到读出或存入数据为止所需的时间。存储周期TM:CPU连续两次访问存储器所需要的最短时间间隔。存储周期略大于存取时间,即TM>TA。存储器的价格:通常以每位价格P来衡量。存贮器带(频)宽BM:是单位时间内存储器所存取的信息量通常以位/秒或字节/秒做度量单位,BM=L/TM。其他:可靠性、存储密度、信息存储的长期性、功耗(分操作功耗和维持功耗)、物理尺寸(集成度)等。,它和CPU的关系最为密切。CPU通过使用AR(地址寄存器)和DR(数码寄存器)和总线与主存进行数据传送。为了从存储器中取一个信息字,CPU必须指定存储器字地址并进行“读’操作。CPU需要把信息率的地址送到AR,经地址总线送往主存储器、同时,CPU应用控制线(read)发一个读”请求、此后,CPU等待从主存储器发来的回答信号通知CPU‘读”操作完成、主存储器通过ready线做出回答,若。rady信号为“1’,说明存储字的内容已经读出,并放在数据总线上,送人DR,这时“取”数操作完成。为了“存”一个字到主存,CPU先将信息率在主存中的地址经AR送地址总线,并将信息字送DR、同时发出‘写’命令。此后,CPU等待写操作完成信号。主存储器从数据总线接收到信息字并按地址总线指定的地址存储,然后经ready控制线发回存储器操作完成信号,这时‘存’数操作完成。“读”过程演示“写”过程演示Date10计算机组成原理