文档介绍：河北联合大学
课程设计说明书
设计题目数字电子钟
专业测控技术与仪器
姓名
学号
指导教师王静波
2012年1月6日
时间
2012-1-8
地点
河北联合大学
课程设计内容
目录
1绪论 2
. 课题描述 2
. 基本工作原理与框图 2
2方案的选择 3
时钟信号源 3
分频器的实现 3
译码显示器 4
3各部分电路原理及器件简介 4
秒信号产生电路 4
振荡器 4
分频电路 5
进制计数器电路 6
74LS160功能简介 6
60进制计数器 7
24进制计数器 8
译码显示电路 9
74LS48 9
译码显示电路图 10
校时电路 10
校时电路原理 10
小时校时部分电路原理与分校时电路相同。 12
校时电路的消抖 12
实际使用时,因为电路开关存在抖动问题,在校时开关前接入施密特触发器整形而获得比较理想的矩形脉冲波形,消除抖动,具体电路图如下: 12
3. 5 整点报时电路 12
整点报时方案 12
3. 500HZ与1KHZ的产生方案 14
4 电路板焊接 14
总结 16
致谢 16
1绪论
课题描述
在科技高速发展的今天,钟表业运用当今材料工业、电子工业和其他领域的最新技术,一定会生产出代表中的产品。我们希望钟表业的精英们在提高制造技术水平中不断创新,培育出拥有自主知识产权的品牌。这正是中国钟表业发展的希望。
数字钟被广泛用于个人家庭,车站, 码头、办公室等公共场所,成为人们日常生活中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运用超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便,而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等,所有这些,都是以钟表数字化为基础的。本课题所设计的电子时钟是一个最基本的数字钟。
基本工作原理与框图
数字电子钟要想最终设计成功必须要有精确而稳定的秒信号产生,通常先用石英晶体振荡器产生32768Hz的脉冲,经过整形、分频产生1Hz的秒脉冲。分频用CD4060分出2Hz的脉冲,再用CD4013分出1Hz的脉冲。然后1Hz脉冲经过校时电路送到秒计数器的个位,秒计数器是由两块74LS160组成的六十进制计数器,其十位TC接校时电路。校时电路的CP1接分计数器个位的CLK端,分计数器也是由两块74LS160组成的六十进制计数器,分计数器的十位的TC端接入校时电路。校时电路的CP2接时计数器的CLK端,分计数器是由两块74LS160组成的二十四进制计数器。校时电路的S1、S2、S3控制“校时”、“校分”和“校秒”。各个计数器分别接译码器,各个译码器分别接显示器。电路的基本原理就是这样,下面我将介绍各个模块的具体功能及原理。以下是我在下面整合的全电路原理框图。
2方案的选择
时钟信号源
时钟信号源是时钟类项目的心脏,他的精确度直接影响到整个项目的性能。要产生1Hz脉冲可用石英晶体振荡器和555多谐振荡器。555多谐振荡器的优点是起振容易,振荡周期调节范围广,缺点是频率稳定性差,精度低,所以在本试验中不宜使用。石英晶体振荡器不仅选频特性极好,而且谐振频率十分稳定,其稳定度可达10-10~10-11。因此在本实验中我选择石英晶体振荡器。
分频器的实现
因为时钟信号源已选中使用32768Hz,而输出的要求是1Hz的秒时钟信号,所以分频器需要实现的分频功能。可以采用专用分频器,如六分频,十二分频,1/60分频器,常用集成电路有74LS92,74LS56,74LS57等。也可以用各种进制计数器构成分频器,如CD4020,CD4040,CD4060,异步十进制计数器74LS90,同步十进制计数器74LS290,双时钟同步加减计数器74LS192都可以很容易构成十进制,十二进制,二十四进制,六十进制分频器。还可以用脉冲分配器,如CD4017,,连接LED时可以不再需要外加译码,如CD4026,CD4033。
结合本实验的特点,最后我使用了十四位2进制计数器CD4060,它可以进行214次分频,再用CD4013尽可以完成分频了,就得到了1Hz脉冲。
译码显示器
译码显示器可用带译码器的LED数码显示管,它的显示管可接受4输入8421BCD编码,因其内部有译码器,