文档介绍：第 4 章
第4章微处理器外部特性
教学重点
最小组态下的基本引脚和总线形成
最小组态下的总线时序
8088的引脚信号和总线形成
外部特性表现在其引脚信号上,学****时请特别关注以下几个方面:
⑴引脚的功能
⑵信号的流向
⑶有效电平
⑷三态能力
指引脚信号的定义、作用;通常采用英文单词或其缩写表示
信号从芯片向外输出,还是从外部输入芯片,或者是双向的
起作用的逻辑电平
高、低电平有效
上升、下降边沿有效
输出正常的低电平、高电平外,还可以输出高阻的第三态
8088的两种组态模式
两种组态构成两种不同规模的应用系统
最小组态模式
构成小规模的应用系统
8088本身提供所有的系统总线信号
最大组态模式
构成较大规模的应用系统,例如可以接入数值协处理器8087
8088和总线控制器8288共同形成系统总线信号
8088的两种组态模式(续)
两种组态利用MN/MX*引脚区别
MN/MX*接高电平为最小组态模式
MN/MX*接低电平为最大组态模式
两种组态下的内部操作并没有区别
IBM PC/XT采用最大组态
本书以最小组态展开基本原理
通常在信号名称加
上划线(如:MX)或星号(如:MX*)
表示低电平有效
8088的引脚图
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
GND
A14
A13
A12
A11
A10
A9
A8
AD7
AD6
AD5
AD4
AD3
AD2
AD1
AD0
NMI
INTR
CLK
GND
VCC
AD15
AD16 / S3
AD17 / S4
AD18 / S5
AD19 / S6
SS0* (HIGH)
MN / MX*
RD*
HOLD (RQ)*/ GT0*)
HLDA (RQ1* /GT1*)
WR* (LOCK*)
M / IO ( S2* )
DT / R* ( S1* )
DEN ( S0 )
ALE
INTA
TEST*
READY
RESET
8088
最小组态的引脚信号
数据和地址引脚
读写控制引脚
中断请求和响应引脚
总线请求和响应引脚
其它引脚
1. 数据和地址引脚
AD7~AD0(Address/Data)
地址/数据分时复用引脚,双向、三态
在访问存储器或外设的总线操作周期中,这些引脚在第一个时钟周期输出存储器或I/O端口的低8位地址A7~A0
其他时间用于传送8位数据D7~D0
1. 数据和地址引脚(续1)
A15~A8(Address)
中间8位地址引脚,输出、三态
这些引脚在访问存储器或外设时,提供全部20位地址中的中间8位地址A15~A8
1. 数据和地址引脚(续2)
A19/S6~A16/S3(Address/Status)
地址/状态分时复用引脚,输出、三态
这些引脚在访问存储器的第一个时钟周期输出高4位地址A19~A16
在访问外设的第一个时钟周期全部输出低电平无效
其他时间输出状态信号S6~S3