文档介绍：74LS00 2 输入端四与非门 74LS04 六反相器
74LS08 2 输入端四与门 74LS11 3 输入端 3 与门
74LS161 四位二进制同步计数器 74LS148 8-3 编码器
74LS139 双 2-4 译码器
74LS151 8 选 1 数据选择器
74LS138 3-8 译码器 74LS74 正沿触发双 D 触发器
Vcc QA QB QC QD CLK M1 M0
16 9
74LS194
74LS02 2 输入端四或非门
1 8
CR DSR A B C D DSL GND
74LS194 四位双向通用移位寄存器
CS' 1 20 VCC
WR1' 2 19 ILE
3 18 IN3 1 28 IN2
AGND WR2' 2 27
4 17 IN4 IN1
DI3 XFER' 3 26
5 DAC 16 IN5 IN0
DI2 DI4 IN6 4 25 ADDA
6 0832 15
DI1 DI5 IN7 5 24 ADDB
(LSB)DI0 7 14 DI6 START 6 23 ADDC
7 ADC 22
VREF 8 13 DI7(MSB) EOC ALE
8 0809 21
Rfb 9 12 IOUT2 D3 D7
OE 9 20 D6
DGND10 11 IOUT1
CLOCK 10 19 D5
Vcc 11 18 D4
DAC0832 数模转换器 VREF+ 12 17 D0
GND 13 16 VREF-
D1 14 15 D2
ADC0809 数转换器
地 1 8 Vcc
串行输入 1 14 Vcc
触发 2 7 放电
A 2 13 Qa
输出 3 6 阈值
NE555 B 3 12 Qb
复位 4 5 控制
C 4 11 Qc
74LS9574LS74
D 5 10 Qd
NE555 定时器 M 6 9 CP1
GND 7 8 CP2
74LS95 4 位移位寄存器
图 5-1 集成块引脚排列图
图 6-1 集成块引脚排列图
图 4-1 集成块引脚排列图
图 3-3 集成块管脚排列图
图 2-1 集成块引脚排列图
图 7-1 集成块引脚排列图

1G 1 16 Vcc 1G 1 16 Vcc
B 2 15 2G
1A 2 15 2G
1C3 3 14 A
1B 14 2A
3 1C2 4 13 2C3
74LS74
1Y 0 4 13 2B 1C1 5 74LS 153 12 2C2 4 1 16 Vcc
74LS74 1C0 6 11 2C1
1Y 1 5 74LS139 12 2Y 0
5 2 15 EO
1Y 7 10 2C0
1Y2
6 2Y 1
11 GND 8 9 2Y 6 3 14 GS
1Y 3 7 10 2Y 2
7 4 13 3
图 74LS153 引脚图
GND 8 9 2Y 3 EI 74LS74
5 74LS148 12 2
A 2 6 11 1
A 1 7 10 0
GND 8 9 A 1
D3 1 16 Vcc
D 2 2 15 D 4
图 74LS148 引脚图
D 1 3 14 D 5
D 0 4 13 D 6
74LS74
Y 5 74LS 151 12 D 7
W 6 11 A
G 7 10 B
GND 8 9 C
图 74LS151 引脚图
RD 1 16 Vcc
CP 2 15 RCO
A 3 14 QA
B 4 13 QB
74LS74
C 5 74LS161 12 QC
D 6 11 QD
EP 7 10 ET
GND 8 9 LD
图集成计数器 74161 引脚图
1CK 1 16 Vcc
1K 2 15 1CLR
1J 3 14 2CLR
Y 0 1 16 Vcc
1PR 4 13 2CK
5 Y 1 2 15 A 0
1Q 74LS11274LS74 12 2K
Y2
1Q 6 11 2J 3 14 A 1
2Q 7 10 2PR Y 3 4 13 A 2
8 Y4 74LS74
GND 9 2Q 5 74LS42 12 A 3
Y5
6 11 Y 9
Y 6 7 10 Y 8
(a) JK 触发