文档介绍：译码器
将二进制代码翻译成相应的状态,使得仅有一路有输出
译码原理:在同一时刻,对于输入信号的任一组状态,
只有一个输出信号状态为“0”(或“1”),而
其余的输出信号状态均为“1”(或“0”) 。
-4线译码器
ST:使能输入端
当ST=0时,译码器正常工作
ST=1时,译码器无输出
A0
Y0 = A1·A0 · ST
Y1 = A1·A0 · ST
Y2 = A1·A0 · ST
A0
A1
A1
Y3= A1·A0 · ST
1
ST
Y2
Y1
Y0
Y3
A0
A1
1
1
1
&
&
&
&
1
真值表
1
×
×
1
0
0
1
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
1
1
1
1
0
1
0
1
1
0
1
1
1
逻辑符号
BIN/OCT
1
2
A0
A1
ST
EN
0
1
2
3
Y0
Y1
Y2
Y3
2线-4线扩展为3线-8线译码器
Y4
Y5
Y6
Y7
Y0
Y1
Y2
Y3
A1
A2
1
A0
-8线译码器
(1)译码器逻辑图
ST
A0
A1
Y3
Y1
Y0
Y2
EN
EN
BIN/OCT
0
Ⅱ
1
2
3
BIN/OCT
0
Ⅰ
1
2
3
0 1
0 1
A2
A1
A0
Y0
STA
STB
STC
Y1
Y7
Y6
0
1
2
3
4
5
6
7
BIN/OCT
0
1
0
&
EN
2
Y3
Y2
Y4
Y5
3/8译码器逻辑符号
&
&
&
&
&
&
&
&
1
1
1
1
1
1
(1) A0
(3) A2
(2) A1
&
1
(4) STB
(5) STC
(6)STA
(15)
Y0
(14)
(13)
(12)
(11)
(10)
(9)
(7)
Y1
Y2
Y3
Y4
Y5
Y6
Y7
(2)译码器真值表
STA
STC
STB
+
A2
A1
A0
×
0
1
1
1
1
1
1
1
1
1
×
0
0
0
0
0
0
0
0
×
×
0
0
0
0
1
1
1
1
×
×
0
0
1
1
0
0
1
1
×
×
0
1
0
1
0
1
0
1
1
1
0
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
0
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
A0
A2
A1
&
&
&
&
&
&
&
&
&
&
1
1
1
1
1
1
1
1
A3
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
3. 二- 十进制译码器(4-10线译码器)
BCD/DEC
8
9
1
2
4
8
A0
A1
A2
A3
Y0
Y1
Y7
Y6
0
1
2
3
4
5
6
7
Y3
Y2
Y4
Y5
Y8
Y9
(2)逻辑符号
(1)逻辑图
数据分配器:
把数据信号 Di 加到译码器的选通端 ST
Di
Di
Di
Di
0
0
1
1
0
1
0
1
Di
1
1
1
1
Di
1
1
1
1
Di
1
1
1
1
Di
A0
A1
Y0
ST
Y1
Y2
Y3
DMUX
0
1
0
1
2
3
3
0
G
EN
A1
Di
Y0
Y1
Y2
Y3
A0
d
a
b
f
e
c
g
(a) 七段字形
0
1
2
3
4
5
6
7
8
9
(b) 十进制数字
(1)七段字形
“1”表示字段亮
“0”