文档介绍：课程设计
课程设计名称: EDA课程设计
专业班级电科1303
学生姓名: 张渊博
学号: 201316030301
指导教师: 王彩红
课程设计时间: 2016-6-20~2016-7-2
电子信息科学与技术专业课程设计任务书
学生姓名
张渊博
专业班级
电科1303
学号
201316030301
题目
数显秒表的设计
课题性质
工程设计
课题来源
自拟课题
指导教师
王彩红
同组姓名
主要内容
(1)设计一个带数字显示的秒表,可随时清零、暂停和计时。
(2)要求能准确的计时并显示,。
(3)。
(4)。
任务要求
①根据设计题目要求编写相应程序代码
②对编写的VHDL程序代码进行编译和仿真
③总结设计内容,完成课程设计说明书
参考文献
[1] :河南工业大学,2008
[2] 潘松,:科学出版社,2002
[3] :清华大学出版社,2014
[4] / 中国电子制作网网站
审查意见
指导教师签字: 王彩红
教研室主任签字: 王彩红 2016年 6月 20日
说明:本表由指导教师填写,由教研室主任审核后下达给选题学生,装订在设计(论文)首页
1 设计任务及要求
(1)设计一个带数字显示的秒表,可随时清零、暂停和计时。
(2)要求能准确的计时并显示,。
(3)。
(4)。
功能分析:
数显秒表要实现上述要求的功能,首先要具有计时控制器模块、计时模块、分频模块、数据选择器、显示模块。首先输入1KHZ脉冲首先经分频器10分频,,计满进位给秒计数器然后是分计数器左后送给数码管进行显示。,重新开始计数。在计数过程中可以通过计数控制模块可以控制计数暂停、计数、清零的操作。
2设计原理及总体框图
1KHZ输入
分频模块毫秒计数秒计数
计数控制模块分计数
BCD显示数据选择
图一
图二
实现原理:
各模块功能原理如下:
a、计时控制器模块:
计时控制器模块的作用是将按键信号转变为计时器的控制信号。本设计中设置了两个按键,即启动/暂停和清零贱键,由他们产生计数允许保持和清零信号。启动/暂停键是多用途键,在“按下—>松开—>再按下—>在松开”的过程中,所起的作用分别是“启动—>暂停—>继续”。这类电路适合用状态机描述。
b、计时模块
计数器通过对10ms的脉冲计数,达到计时的目的。,所以计时模块共需要4个十进制计数器和2个六进制计数器。
c、分频模块
时基分频器对1KHZ的脉冲分频产生100HZ的时基,它同十进制计数器的方法一样,因此可直接调用。
d、数据选择器
数据选择器的作用是对10ms、100ms、s和min的6个BCD数进行扫描。它实际上由6进制计数器、3~6译码器和24选4多路开关3个部分组成。
e、BCD/七段译码器模块
主要用于整体设计秒表的最后显示,由7位组成。
3 程序设计
VHDL简介:
VHDL主要用于描述 数字系统的结构,行为,功能和接口。除了含有许多具有硬件特征的语句外,VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计,或称设计实体(可以是一个元件,一个电路模块或一个系统)分成外部(或称可视部分,及端口)和内部(或称不可视部分),既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后,一旦其内部开发完成后,其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL 
系统设计的基本点。本次设计主要就是采用VHDL语言进行编程。
a、计时控制器模块程序:
LIBRARY IEEE;
USE ;
USE ;
ENTITY jishi_kongzhi IS
PORT(CLK,K:IN STD_LOGIC;
EN:OUT STD_LOGIC);
END jishi_kongzhi;
ARCHITECTURE ONE OF jishi_kongzhi IS
TYPE MY_STATE IS (S0,S1,S2,S3);
SIGNAL STATE:MY_STATE