文档介绍：第22章存储器和可编程逻辑部件
电子技术
课堂讨论
只读存储器
随机存储器
可编程逻辑器件
第 22 章存储器与可编程逻辑器件
下一章
上一章
返回主页
Zhangli 制作
大连理工大学电气工程系
第 22 章存储器和可编程逻辑部件
按存储功能分
只读存储器(ROM)
随机存储器( RAM )
按构成元件分
双极型存储器:速度快,功耗大。
MOS 型存储器:速度慢,功耗小,集成度高。
半导体存储器分类
只读存储器
Zhangli 制作
大连理工大学电气工程系
一、ROM 的结构框图
第 22章存储器和可编程逻辑部件
存储阵列
N×M
W0
W1
WN-1
.
.
.
D1 D0
DN-1
…
读出电路
…
存储输出
字线
位线
容量
电路组成
地址译码器
存储阵列
地址输入
地
址
译
码
器
A0
A1
AN-1
.
.
.
Zhangli 制作
大连理工大学电气工程系
二、ROM 的工作原理
只读存储器
二极管 ROM 电路
A0
A1
+U
A0 A0 A1 A1
地址输入
读出电路
存储输出
存储矩阵
地址译码器
D3 D2 D1 D0 -
W0
W1
W2
W3 -
字线
位线
Zhangli 制作
大连理工大学电气工程系
1. 存储矩阵
字线和位线的交叉点,
看作是一个存储单元。
交叉点处接有二极管时,
相当于存 1。
交叉点处没接有二极管
时,相当于存 0 。
输出位线与输入字线之
间是“或”逻辑关系。
读出电路
存储输出
存储矩阵
D3 D2 D1 D0 -
W0
W1
W2
W3 -
字线
位线
0
1
只读存储器
Zhangli 制作
大连理工大学电气工程系
2. 地址译码器
地址逻辑表达式
W3 = A1 A0
W0 = A1 A0
W1 = A1 A0
W2 = A1 A0
只读存储器
地址译码器是一个“与”逻辑阵列。
A0
A1
+U
A0 A0 A1 A1
地址输入
地址译码器
W0
W1
W2
W3
字线
Zhangli 制作
大连理工大学电气工程系
地址译码器的特点
① N 取一译码
即四选一。
②最小项译码
最小项的数目为
N = 2n = 4 。
只读存储器
A0
A1
+U
A0 A0 A1 A1
地址输入
地址译码器
W0
W1
W2
W3
字线
Zhangli 制作
大连理工大学电气工程系
3. 简化的逻辑阵列
D0 = W0+W1
D1 = W1 +W3
D2 = W0 +W2 +W3
D3 = W1 +W3
当W1 = 1 时,输出的数据 D3D2D1D0 = 1011。
有二极管
无二极管
0
1
1 0 1 1
导通
只读存储器
地
址
译
码
器
W0 = A1 A0
W1 = A1 A0
W2 = A1 A0
W3 = A1 A0
D3 D2 D1 D0
A0
A1
m0
m1
m2
m3
0
1
0
0
Zhangli 制作
大连理工大学电气工程系
例 用 ROM 构成全加器。
(1) 全加器逻辑状态及最小项编码
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
m0
m1
m2
m3
m4
m5
m6
m7
W0
W1
W2
W3
W4
W5
W6
W7
A B C
A B C
A B C
A B C
A B C
A B C
A B C
A B C
0
1
2
3
4
5
6
7
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
位线
S C
最小项
编号
字线
最小相
对应十进制数
A B C
S = ABC + ABC + ABC + ABC
解:
只读存储器
Zhangli 制作
大连理工大学电气工程系