文档介绍：数字逻辑课程设计
——四路抢答计分器
学号: 08161024
姓名: 张云
班级: 软件81
指导老师: 张琴
完成日期:
同组者:王晓宇
学号:08161019
分工:王晓宇:信息处理单元
张云: 计分和倒计时
数字逻辑课程设计
设计题目
四路智能抢答计分器
设计目的
初步掌握工程设计方法和组织实践的基本技能,逐步熟悉开展
科学实践的程序和方法;
掌握数字电路布线、调试的基本技巧;
掌握数字系统的分析和设计方法;
能够熟悉的、合理的选用集成电路器件;
熟悉 Quartus II 软件的使用,培养综合运用理论知识解决实际
问题的能力。
设计内容
用中、小规模集成电路设计并制作一部四路智能抢答器,先抢到的选手在30s的时间内答题,并由主持人根据答题情况给分,记录并分别显示每位选手的分数。
分析:
抢答器是典型的数字电路系统,是利用数字电子器件完成以下功能:
抢答——即优先权编码;
倒计时——即计数器的级联;
给分——即译码并正负计数;
显示时间、分数——即7段数码管的显示应用。
因此,整个数字系统分为四个功能模块:抢答模块,倒计时模块,加分模块和显示模块。模块功能如下表所示:
模块名称
主要功能
主要器件
抢答模块
给四位选手按照抢答快慢进行优先权编码,选出最先抢答的选手并锁死其他选手操作。
优先权编码器74148以及四个D触发器构成延时
倒计时模块
当有选手抢到题目时,驱动30s倒计时器,选手在30s内回答问题。
十进制正逆计数器74192
加分模块
由主持人根据选手答题情况给出正误结果,并对当前选手的总分进行加减。
2-4译码器器74149,同步计数器74169
显示模块
显示四位选手的得分以及30s倒计时和当前答题选手的编号以及分数。
七段管译码器7449,多路选择器74153
表1 各模块的主要功能及器件
设计要求
总控制开关控制抢答器和计时器是否有效;
得分开关控制当前选手分数,回答正确加1分,错误减1分;
倒计时限制选手答题时间,时间被限制在30s内。如果超过30s蜂鸣器响起,视为回答错误,此时只有减分端有效;
当选手分数为0分时,只有加分端有效,即不存在负分;
分别显示答题选手编号,答题选手得分,四位选手各自得分以及倒计时;
设计(仿真)电路,独立进行试验,并通过调试方案;
将电路下载至实验平台上并测试通过;
掌握一些测试电路的基本方法,课程设计中出现一般故障,能通过“分析、观察、判断、试验、再判断”的基本方法独立解决;
总体框图
整个系统包括控制单元、时间控制单元、信息处理单元、存储单元和显示单元五个逻辑部分。控制单元有:抢答和计时使能开关;时间控制单元有:倒计时使能驱动;信息处理单元有:抢答开关、加减分开关;存储单元有:得分加减控制端;显示单元有:倒计时显示、四位选手得分显示、最先抢答的选手编号显示、答题选手的得分显示。
系统的总框图如下所示:
系统总框图:
图1 系统总设计框图
正如图1系统框图所示,控制单元只执行两项任务:驱动计时器开始计时和驱动抢答器状态有效;信息处理单元主要接受选手抢答,并为最先抢到的选手进行编码(同时锁死抢答器),在时间使能的条件下,根据正误逻辑判断和选手编号的译码,驱动相应的存储单元部分进行加减分;存储单元主要记录每个选手的分数,并可根据加减分条件对某个选手加减分;时间控制单元主要为信息处理单元提供使能条件,保证答题的时间限制;显示单元则执行各个部分的显示功能,例如选手编号,得分和倒计时。
整个逻辑部分的关联关系如下图:
逻辑关联部分:
图2 各逻辑部分关联图
系统执行流程图
图3 倒计时功能电路图
主要器件选择
十进制可逆计数器74LS192 * 2;
优先权编码器74LS148 * 2;
译码器74LS139 * 1;
十六进制可逆计数器74LS169 * 4;
多路选择器74LS153 * 2;
主要逻辑单元的实现
时钟控制单元(designed by 张云)
时钟控制单元的逻辑比较简单,主要是计数器的级联问题,此处采用74LS192。当LOAD端被触发时,计数器载入预置数,其中十位为3,个位为0;当计数器个位减至0时,输出/BON端有效(表示需要借位),从而触发十位减1。
输出时间使能端
计
数
端
接显示端
图4 倒计时功能电路图
信息处理单元(designed by 王晓宇)
信息处理单元是整个系统的核心,它主要控制选手的抢答并为抢到的选手编码,以及执行加减分的操作。
当总控端有效,有选手按抢答器时,优先权编码器74LS148会输出其第一个被触发的输入端对应的选手编号,