文档介绍：山东工商学院
SHANDONG INSTITUTE OF BUSINESS AND TECHNOLOGY
毕业论文(设计)
GRADUATION THESIS (DESIGN)
论文(设计)题目
Title Of Thesis(Design)
基于VHDL的数字频率计的设计
分院(系别)
Department
信息与电子工程学院
专业
Speciality
电子信息科学与技术
班级
Class
电信062班
论文(设计)作者
Author of Thesis(Design)
论文完成日期
Date
2010年05月
论文(设计)指导教师
Advisor
指导教师职称
The Title of Advisor
讲师
基于VHDL的数字频率计的设计
The Design of Digital Cymometer based on VHDL
2010 年 5 月20 日
May 20th, 2010
指导教师对毕业论文(设计)的评语
Advisor’ments on Graduation Thesis (Design)
评语:
指导教师(签章)
Signature of Advisor
日期
Date
评阅人意见
评阅人姓名:
职称:
选项标准: A很同意 B同意 C基本同意 D不同意
分
项
评
价
评价项目
A
B
C
D
选
题
质
量
1
选题符合专业培养目标,体现综合训练基本要求
2
题目难易适度
3
题目工作量适当
4
有理论意义或实际价值
能
力
水
平
5
查阅文献资料能力强
6
综合运用知识能力强
7
研究方案的设计能力强
8
研究方法和手段的运用能力强
9
外文应用能力强
成
果
质
量
10
文题相符
11
写作水平高
12
写作规范
13
篇幅适度
14
成果有理论或实际价值
总体评价: 优□良□中□及格□不及格□
评阅人评语
评阅人签字: 年月日
答辩(评审)委员会意见
Appraisal of mission
答辩(评审)成绩
Mark of Defence
鉴定意见
Appraisal & Comments
主任(签章)
Signature of Dean
日期
Date
基于VHDL的数字频率计的设计
[摘要]: 在电子设计领域,随着计算机技术、大规模集成电路技术、EDA(Electronics Design Automation)技术的发展和可编程逻辑器件的广泛应用,传统的自下而上的数字电路设计方法、工具、器件已远远落后于当今技术的发展。基于EDA技术和硬件描述语言的自上而下的设计技术正在承担起越来越多的数字系统设计任务。本课题的数字频率计设计,采用自上向下的设计方法。本文首先综述了EDA技术的概况,频率测量的一般原理,接着介绍可编程器件FPGA和硬件描述语言VHDL,最后介绍数字频率计的系统设计,及频率计各系统模块的VHDL语言实现。
关键字: EDA、FPGA、数字频率计、VHDL语言、频率测量、专用集成电路ASIC
The Design of Digital Cymometer based on VHDL
[Abstract] :In the electronic design fields,along with the development puter technique,large scale integrate circuit technique and EDA technique and the abroad application of programmable logic device,traditional design methodology of digital circuit adopting bottom-up, tools, devices has already dropped behind the development of the popular technique. Design technique adopting top-down are taking on more tasks of digital system design. The digital frequency meter design in this paper which adopts top-down design methodology. We firstly present some background in